```html 作者： Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger 摘要 量子计算机以量子力学的规律处理信息。目前的量子硬件存在噪声，只能短时间存储信息，并且仅限于少数量子比特（通常称为量子比特）的典型平面连接[1]。然而，量子计算的许多应用需要比单量子处理单元（QPU）上可用的量子比特更多的连接性，而这超出了硬件提供的平面晶格。业界希望通过经典通信连接QPU来解决这些限制，但这尚未在实验中得到证明。在这里，我们通过实验实现了抗噪声动态电路和电路切割，以使用跨越两个QPU（每个QPU有127个量子比特）多达142个量子比特来创建需要周期性连接的量子态，这些QPU通过经典链路实时连接。在动态电路中，量子门可以通过运行时（即量子比特相干时间的一小部分）内的中测量结果进行经典控制。我们的实时经典链路使我们能够根据另一QPU上的测量结果，在一个QPU上应用量子门。此外，抗噪声控制流增强了量子比特的连接性和硬件的指令集，从而提高了我们量子计算机的多功能性。我们的工作表明，我们可以通过由实时经典链路实现的抗噪声动态电路，将多个量子处理器作为一个整体来使用。 正文 量子计算机以酉运算编码在量子比特中的信息。然而，量子计算机存在噪声，大多数大规模架构将物理量子比特排列在平面晶格中。尽管如此，当前具有抗噪声能力的处理器已经能够模拟127个量子比特的硬件原生Ising模型，并在经典计算机的暴力方法开始挣扎的规模上测量可观测值[1]。量子计算机的实用性取决于进一步的扩展和克服其有限的量子比特连接性。模块化方法对于扩展当前的噪声量子处理器[2]和实现容错所需的大量物理量子比特[3]至关重要。离子阱和中性原子架构可以通过物理传输量子比特来实现模块化[4, 5]。在近期，超导量子比特的模块化[6]通过连接相邻芯片的短程互连来实现[7, 8]。 在中期，在微波区域运行的长程门可以通过长程常规电缆执行[9, 10, 11]。这将能够实现非平面的量子比特连接性，适合高效纠错[3]。一种长期的替代方案是利用微波到光学转换[12]通过光学链路纠缠远程QPU，据我们所知，这尚未得到证实。此外，动态电路通过进行中测量（MCM）并在量子比特的相干时间内进行经典控制门来拓宽量子计算机的操作集。它们可以提高算法质量[13]和量子比特连接性[14]。正如我们将展示的，动态电路还可以通过实时通过经典链路连接QPU来实现模块化。 我们采用一种基于虚拟门的互补方法，在模块化架构中实现长程相互作用。我们连接任意位置的量子比特，并通过准概率分解（QPD）[15, 16, 17]创建纠缠的统计。我们比较了仅本地操作（LO）[16]的方案与由经典通信（LOCC）[17]增强的方案。LO方案在两量子比特设置中得到证明[18]，需要执行多个仅具有本地操作的量子电路。相比之下，为了实现LOCC，我们在蒸馏电路中消耗虚拟贝尔对来创建两量子比特门[19, 20]。在具有稀疏和平面连接性的量子硬件上，在任意量子比特之间创建贝尔对需要长程受控非（CNOT）门。为了避免这些门，我们使用本地操作上的QPD，结果是蒸馏消耗的贝尔对。LO不需要经典链路，因此比LOCC更容易实现。然而，由于LOCC只需要一个参数化模板电路，因此它比LO更容易编译，并且其QPD的成本低于LO方案的成本。 我们的工作做出了四项重要贡献。首先，我们提出了创建多个蒸馏贝尔对的量子电路和QPD，以实现[17]中的虚拟门。其次，我们通过组合动力学解耦和零噪声外推[21, 22]来抑制和缓解动态电路中由经典控制硬件延迟引起的错误。第三，我们利用这些方法在103节点图状态上工程化周期性边界条件。第四，我们演示了两个独立QPU之间的实时经典连接，从而证明了可以通过经典链路将分布式QPU系统作为一个整体来操作[23]。结合动态电路，这使我们能够将两个芯片作为一个单一的量子计算机来操作，我们通过工程化跨越两个设备、共142个量子比特的周期性图状态来举例说明。我们讨论了创建长程门的未来路径，并给出我们的结论。 电路切割 我们运行大型量子电路，由于量子比特数量或连接性限制，这些电路可能无法直接在我们的硬件上执行，通过切割门。电路切割将复杂电路分解为可以单独执行的子电路[15, 16, 17, 24, 25, 26]。然而，我们必须运行增加数量的电路，我们称之为采样开销。然后，来自这些子电路的结果被经典地重组，以产生原始电路的结果（[方法]）。 由于我们工作的主要贡献之一是使用LOCC实现虚拟门，因此我们展示了如何通过本地操作创建所需的蒸馏贝尔对。这里，通过参数化量子电路（我们称之为蒸馏贝尔对工厂（图1b,c））工程化多个蒸馏贝尔对。同时切割多个对需要较低的采样开销[17]。由于蒸馏贝尔对工厂形成两个不相交的量子电路，我们将每个子电路放置在靠近具有长程门的量子比特的位置。然后，在蒸馏电路中消耗生成的资源。例如，在图1b中，蒸馏贝尔对被消耗以在量子比特对（0, 1）和（2, 3）上创建CNOT门（参见“蒸馏贝尔对工厂”一节）。 ，IBM量子系统二号架构的示意图。这里，两个127量子比特的Eagle QPU通过实时经典链路连接。每个QPU由其机架中的电子设备控制。我们对两个机架进行严格同步，以使两个QPU作为一个整体运行。 ，用于通过消耗蒸馏贝尔对的蒸馏电路在量子比特对（q0, q1）和（q2, q3）上实现虚拟CNOT门的模板量子电路。紫色双线对应实时经典链路。 ，用于同时蒸馏两个贝尔对的蒸馏贝尔对工厂C2(θi)。QPD总共有27个不同的参数集θi。此处，。 a b c 周期性边界条件 我们在ibm_kyiv（Eagle处理器）[1]上构建了一个具有周期性边界条件的图状态|G⟩，超出了其物理连接性的限制（参见“图状态”一节）。这里，G有|V|=103个节点，需要四条长程边E ={(1, 95), (2, 98), (6, 102), (7, 97)}连接Eagle处理器顶部和底部的量子比特（图2a）。我们测量每个节点i∈V上的节点稳定器Si以及每条边(i, j)∈E上的边稳定器SiSj的乘积。从这些稳定器中，我们构建了一个纠缠见证，如果边(i, j)∈E上存在双粒子纠缠，则该见证为负（[27]）（参见“纠缠见证”一节）。我们专注于双粒子纠缠，因为这是我们希望通过虚拟门重现的资源。测量两个以上粒子的纠缠见证只会测量非虚拟门和测量的质量，使得虚拟门的影响不那么清晰。 lr ，重六边形图通过高亮显示的蓝色边（1, 95）、（2, 98）、（6, 102）和（7, 97）折叠成管状。我们切割这些边。 ，节点稳定器Sj（顶部）和见证，（底部），显示了靠近长程边的节点和边的1个标准差。垂直虚线按与切割边的距离将稳定器和见证分组。 ，稳定器误差的累积分布函数。星号表示具有长程门实现的边的节点稳定器Sj。在丢边基准（虚线红线）中，未实现长程门，因此星号指示的稳定器具有单位误差。灰色区域是受切割影响的节点稳定器的概率质量。 ，在二维布局中，绿色节点复制节点95、98、102和97以显示切割的边。 中的蓝色节点是用于创建蒸馏贝尔对的量子比特资源。节点i的颜色是测量稳定器|Si−1|的绝对误差，如颜色条所示。如果以99%置信水平检测到纠缠统计，则边为黑色，否则为紫色。在 中，长程门是通过SWAP门实现的。在 中，相同的门是通过LOCC实现的。在 中，它们根本没有实现。 a b c d–f e d e f 我们使用三种不同的方法来准备|G⟩。硬件原生边始终使用CNOT门实现，但周期性边界条件使用（1）SWAP门、（2）LOCC和（3）LO来连接整个晶格中的量子比特。LOCC和LO之间的主要区别是馈通操作，它由依赖于中测量结果的单量子比特门组成，其中n是切割的数量。22n种情况中的每一种都会触发X门和/或Z门在适当的量子比特上的唯一组合。实时通过控制硬件执行测量结果的获取、确定相应的案例以及基于它的操作，但会增加固定的延迟成本。我们通过零噪声外推[22]和交错动力学解耦[21, 28]来缓解和抑制由这种延迟引起的错误（参见“抗噪声量子电路开关指令”一节）。 我们使用硬件原生图状态G′=(V, E′)（通过移除长程门E′=E\E 获得）来对SWAP、LOCC和LO实现|G⟩进行基准测试。准备|G′⟩的电路因此只需要112个CNOT门，这些门以三层排列，遵循Eagle处理器的重六边形拓扑。此电路在测量|G⟩的节点和边稳定器时，对于切割门上的节点，将报告大错误，因为它旨在实现|G′⟩。我们将此硬件原生基准称为丢边基准。基于SWAP的电路需要额外的262个CNOT门来创建长程边E ，这极大地降低了测量稳定器的值（图2b–d）。相比之下，LOCC和LO实现E 中的边不需要SWAP门。对于未涉及切割门的节点，其节点和边稳定器的误差与丢边基准非常接近（图2b,c）。相反，涉及虚拟门的稳定器的误差低于丢边基准和SWAP实现（图2c，星号标记）。作为整体质量指标，我们首先报告节点稳定器上的绝对误差之和，即∑ |S −1|（扩展数据表1）。巨大的SWAP开销导致44.3的绝对误差之和。丢边基准上的13.1误差主要由四个切割上的八个节点（图2c，星号标记）引起。相比之下，LO和LOCC的误差受MCM影响。我们将LOCC比LO多出的1.9误差归因于蒸馏电路和蒸馏贝尔对中的延迟和CNOT门。在基于SWAP的结果中，在99%置信水平下，35/116条边上，不检测到纠缠（图2b,d）。对于LO和LOCC实现，在99%置信水平下，见证了G中所有边上的双粒子纠缠统计（图2e）。这些指标表明，虚拟长程门产生的稳定器误差小于分解为SWAP的误差。此外，它们将方差保持在足够低的水平，以验证纠缠统计。 lr lr lr i∈V i 将两个QPU作为一个整体运行 我们现在通过实时经典连接将两个具有127个量子比特的Eagle QPU组合成一个QPU。将设备作为一个单一的、更大的处理器运行，包括在合并的QPU上并发运行的酉门和测量，我们使用动态电路来执行作用于两个设备上量子比特的门。这得益于物理上分离的仪器之间严格的同步和快速的经典通信，这些通信对于收集测量结果并确定整个系统的控制流是必需的[29]。 我们通过工程化一个由贯穿两个QPU的重六边形环组成的134量子比特的图状态来测试这种实时经典连接（图3）。选择这些环是为了排除受两级系统和读出问题影响的量子比特，以确保高质量的图状态。该图在三维中形成一个环，需要四个长程门，我们使用LO和LOCC来实现这些门。与之前一样，LOCC协议因此需要每个切割门两个额外的量子比特用于蒸馏贝尔对。与上一节一样，我们将结果与不实现跨越两个QPU的边的图进行基准测试。由于两个设备之间没有量子链路，因此无法进行SWAP门的基准测试。当我们使用LO和LOCC以99%的置信度实现图时，所有边都显示出双粒子纠缠的统计。此外，对于不受长程门影响的节点，LO和LOCC稳定器的质量与丢边基准相同（图3c）。受长程门影响的稳定器的误差与丢边基准相比有很大的降低。节点稳定器上的绝对误差之和∑ |S −1|，对于丢边基准、LOCC和LO分别为21.0、19.2和12.6。与之前一样，我们将LOCC比LO多出的6.6误差归因于蒸馏电路和蒸馏贝尔对中的延迟和CNOT门。LOCC结果展示了如何在一个动态量子电路中，通过实时经典链路连接的两个子电路，可以在两个原本独立的QPU上执行。LO结果可以在具有127个量子比特的单个设备上获得，但运行时间会增加一倍，因为子电路可以连续运行。 i∈V i ，具有周期性边界的图状态在三维中显示。蓝色边是切割边。 ，作为单一设备运行的两个Eagle QPU的耦合图，具有254个量子比特。紫色节点是图中形成图状态的量子比特 ，蓝色节点用于蒸馏贝尔对。 ， ，使用LOCC（实心绿线）和LO（实心橙线）实现以及在丢边基准图（虚线红线）上实现的稳定器（ ）和边见证（ ）的绝对误差，用于 中的图状态。在 和 中，星号表示受切割影响的稳定器和边见证。在 和 中，灰色区域是受切割影响的节点稳定器和边见证的概率质量。在 和 中，我们观察到LO实现优于丢边基准，这归因于更好的设备条件，因为这些数据是在与基准和LOCC数据不同的一天采集的。 a b a c d c d a c d c d c d 讨论与结论 我们使用LO和LOCC实现了长程门。利用这些门，我们在103节点平面晶格上工程化了周期性边界条件，并将两个Eagle处理器实时连接起来，创建了一个134量子比特的图状态，超出了单个芯片的能力。在这里，我们选择实现图状态作为一种应用，以突出动态电路的可扩展特性。我们的蒸馏贝尔对工厂支持[17]中提出的LOCC方案。LO和LOCC协议都提供了高质量的结果，与硬件原生基准非常匹配。电路切割增加了测量可观测值的方差。我们可以在LO和LOCC方案中将方差控制在一定范围内，如见证上的统计测试所示。在[补充信息]中可以找到对所测量方差的深入讨论。 QPD引起的方差增加是目前研究侧重于降低采样开销的原因。最近的研究表明，并行切割多个两量子比特门可以实现具有与LOCC相同的采样开销的最优LO QPD，但需要额外的辅助量子比特和可能的重置[30, 31]。在LOCC中，QPD仅用于切割贝尔对。通过在多个芯片上分配纠缠[32, 33]，可以消除这种昂贵的QPD（即没有命中开销）。在近期到中期，这可以通过在常规电缆上进行微波区域门操作[10, 34, 35]来实现，或者在长期通过光学到微波转换[36, 37, 38]来实现。纠缠分布通常存在噪声，可能导致非最大纠缠态。然而，门蒸馏需要最大纠缠资源。尽管如此，非最大纠缠态可以降低QPD的采样成本[39]，并且非最大纠缠态的多个副本可以蒸馏成一个纯状态用于蒸馏[40]，这可以在量子电路执行期间或可能在连续命中之间的延迟期间完成，对于重置，延迟可能高达250μs[41]。结合这些设置，我们抗噪声和抑制的动态电路将能够实现模块化量子计算架构，而没有电路切割的采样开销。 在应用场景中，电路切割可以从哈密顿模拟[42]中受益。在这里，电路切割的成本与切割键的强度乘以演化时间成指数关系。因此，对于弱键和/或短演化时间，这种成本可能是合理的。此外，[42]中提出的LO方案需要哈达玛测试中的辅助量子比特，如果同一个键在Trotter化时间演化中被切割多次，则需要通过动态电路进行重置。 电路切割可以应用于导线和门。生成的量子电路结构相似，因此我们的方法适用于这两种情况。我们的实时经典链路实现了长程门，并对分离的量子处理器进行了经典耦合。我们提出的蒸馏贝尔对具有超越我们工作的价值。例如，这些对可以直接用于切割基于测量的量子计算中的电路，这依赖于动态电路[14]。这也可以通过LO完成；结果将是与我们使用动态电路的执行设置相同。此外，交错动力学解耦与零噪声外推相结合，缓解了馈通操作的长延迟，从而能够高质量地实现动态电路。我们的工作阐明了噪声源，例如延迟期间发生的ZZ串扰，分布式超导量子计算机的编译器必须考虑[43]。总之，我们证明了我们可以通过由实时经典链路启用的抗噪声动态电路，将多个量子处理器作为一个整体来使用。 方法 电路切割 量子电路中的门是作用于密度矩阵ρ的量子通道。单个量子通道E通过将其表达为I个量子通道E 的和来切割，得到QPD i 通道E 比E更容易实现，并且由LO[16]或LOCC[17]构建（图1）。由于一些系数a 为负，我们引入γ=∑ |a |和P =|a |/γ来恢复具有概率P 在通道E 上的有效概率分布。这里，γ可以看作是QPD偏离真实概率分布的数量，因此是实现QPD的成本。在没有QPD的情况下，可观测值通过Ô来估计。然而，在使用此QPD时，我们构建O的无偏蒙特卡洛估计量 i i i i i i i i QPD估计量⟨O⟩ 的方差比非切割估计量⟨O⟩的方差大γ 倍（[44]）。在切割n>1个相同通道时，我们可以通过取每个独立通道的QPD的乘积来构建估计量，从而得到γ 重缩放因子[22, 45]。这种方差的指数级增加通过测量次数的相应增加来补偿。因此，γ 被称为采样开销，并表明电路切割必须谨慎使用。LO和LOCC量子通道E 及其系数a 的详细信息分别在“用LO实现的虚拟门”和“用LOCC实现的虚拟门”一节中提供。 QPD 2 2n 2n i i 用LO实现的虚拟门 在这里，我们讨论如何用LO[16, 18]实现虚拟CZ门。我们遵循[16]，因此将每个切割的CZ门分解为本地操作和一个由六个不同电路定义的和： 其中R (θ)是虚拟Z旋转[46]。CZ前的系数2是为了方便阅读。六个可能的电路中的每一个都由1/6的概率加权（扩展数据图1）。操作(I+Z)/2和(I-Z)/2分别对应于投影仪|0⟩⟨0|和|1⟩⟨1|。它们通过MCM和经典后处理来实现。更具体地说，在计算可观测值⟨O⟩ = ∑ a ⟨O⟩ 在LO QPD下时，当MCM的结果为0和1时，我们将期望值⟨O⟩ 分别乘以1和-1。 z i i i i 在正文中实现图状态的实验中，我们使用由R 门和MCM[16]组成的六个电路来实现CZ门。用LO切割四个CZ门因此需要I = 6 = 1296个电路。然而，由于图状态的节点和边稳定器最多只在单个虚拟门的轻锥[47]中，我们而是并行实现两个QPD，这需要I = 6 = 36个LO电路来计算每个期望值。通常，从QPD采样会产生一个开销为∏ (|a |/γ) 的开销，其中I是QPD中的电路数量，a 是QPD系数[44]。然而，由于我们实验中的LO QPD只有36个电路，我们通过执行所有36个电路来完全枚举QPD。完全枚举的采样成本是∑ |a |/γ。此外，由于∀i=0,...,I-1，|a |=1/2，因此采样QPD和完全枚举它们都具有相同的命中开销。 z 4 2 i I-1 i 2 i i I-1 i i 方程（3）中的分解，其中γ =9，对于单个门来说是采样开销最优的[17]。最近，[30, 31]发现了一种新协议，在并行切割多个门时实现了与LOCC相同的γ开销。[30, 31]中的证明是理论性的，证明了分解的存在。 2 用LOCC实现的虚拟门 现在我们讨论实现使虚拟门与LOCC成为可能的动态电路。首先，我们介绍使用动力学解耦（DD）和零噪声外推（ZNE）对动态电路进行误差抑制和缓解。其次，我们讨论创建蒸馏贝尔对的方法，并提出实现一个、两个和三个蒸馏贝尔对的电路。最后，我们提出了一个简单的基准实验来评估虚拟门的质量。 抗噪声量子电路开关指令 本文中提出的所有量子电路均使用Qiskit编写。LOCC电路的馈通操作使用量子电路开关指令（以下简称开关）执行。开关定义了一组情况，其中量子电路可以根据相应测量集的结果进行分支。这种分支是为每个实验命中实时发生的，测量结果由中央处理器收集，然后中央处理器将选定的情况（这里对应于X门和/或Z门的组合）广播到所有控制仪器。 随着量子计算的扩展，控制电子设备会针对其QPU进行定制，不再由现成的组件构建。最近的IBM设备有一个QPU，配有一组专用定制的控制电子设备，如[29, 48]所示。我们提出的馈通实现建立在[29]工作的基础上，并在两个主要方面提高了其可扩展性。首先，我们的开发实现了独立实验装置之间的同步和互通信。不仅两个子QPU的控制仪器位于不同的机架中，而且它们还可以通过软件进行配置，以便在LO实验中独立操作它们，并在LOCC中重新组合它们。这种架构可以扩展到多个机架和QPU。它克服了[23]中指出的分布式控制系统操作中的一些挑战。其次，条件操作的持续时间独立于测量结果、测量了哪些量子比特以及哪些量子比特受到条件操作的影响（除了由于电缆长度的微小差异）。这使得在组合QPU上像在单个QPU上一样公平地安排和执行程序成为可能。 馈通过程会产生大约0.5μs的延迟（与选定的情况无关），在此期间无法应用任何门（扩展数据图5a，红色区域）。此期间（τ）的自由演化，通常被哈密顿量中的静态ZZ串扰主导，其强度范围约为10 Hz至10 Hz，会严重恶化结果。为了抵消这种不需要的相互作用以及任何其他恒定或缓慢波动的IZ或ZI项，我们在条件门之前放置了一个交错的DD X-X序列，将开关持续时间增加了3τ（扩展数据图5a）。τ的值由一个QPU到另一个QPU的最长延迟路径决定，并通过最大化DD序列上的信号进行微调。此外，我们通过ZNE[22]缓解了整体延迟对我们感兴趣的可观测值的影响。为此，我们首先将开关持续时间乘以一个因子c = (τ+δ)/τ，其中δ是DD序列中每个X门之前添加的可变延迟（扩展数据图5a）。其次，我们通过线性拟合将可观测值外推到零延迟极限c=0。在许多情况下，指数拟合是合理的[1]；然而，我们在基准实验中观察到线性拟合是适用的（扩展数据图5）。没有DD，我们观察到测量稳定器中存在强烈的振荡，这阻碍了准确的ZNE（参见扩展数据图5c中的XZ稳定器）。正如正文中所示，这种误差抑制和缓解降低了受虚拟门影响的稳定器上的误差。 3 4 我们为开关实现的误差抑制和缓解也适用于其他控制流语句。开关不是唯一能够表示控制流的指令。例如，OpenQASM3[49]支持if/else语句。我们的方案是通过（1）将DD序列添加到延迟（如果控制电子设备无法在延迟期间发出脉冲，则可能通过添加延迟）；（2）拉伸延迟；以及（3）外推到零延迟极限来实现的。 蒸馏贝尔对工厂 在这里，我们讨论用于准备蒸馏贝尔对的量子电路，这些蒸馏贝尔对是实现LOCC虚拟门所必需的。为了创建一个k个蒸馏贝尔对的工厂，我们必须找到由两个具有k个量子比特的独立分区组成的电路的线性组合，以重现贝尔对的统计。我们按照[50]创建贝尔对的ρ 状态，使得ρ = ∑ t ρ ，其中t =2 −1。这里，ρ 是可分离的混合状态，在分区A和B上。注意，ρ 纠缠了量子比特分区A和B（图1c），但ρ 没有。此QPD的总体成本由γ =2t +1决定。接下来，我们通过纯状态的概率混合来实现ρ ，即有效的概率分布。状态ρ 很容易通过对应于密度矩阵ρ 对角线上0条目的所有基态的均匀混合来实现。基态本身不出现在ρ 中。因此，我们实现ρ 为一个对角密度矩阵，由|0⟩ 和|1⟩ 构成。状态ρ 更难工程化。它需要复杂的纠缠状态的概率混合，在每个分区A和B内部存在纠缠，但它们之间没有。因此，为了工程化ρ ，我们构建一个参数化的量子电路C (θ )（参数为θ ），其中没有两量子比特门连接A和B之间的量子比特。遵循[50]，我们需要2 个纯状态来实现ρ 。ρ 的精确形式，为简洁起见在此省略，在[50]的附录B中给出。因此，实现一个、两个和三个蒸馏贝尔对所需的参数集总数分别为5、27和311。最后，方程（1）中实现ρ 的QPD中所有电路的系数a 为 k k i k,i k,i k,i k k,i k k,i k k k k,0 k k k,0 ⊗k ⊗k k,1 k,1 k i i k k,1 k,1 k i,k 对于k=2，生成的权重|a |/γ 近似相等。因此，当在硬件上执行k=2 QPD时，采样和枚举之间没有实际区别。更精确地说，对于我们在硬件上运行的两个蒸馏贝尔对工厂，QPD采样的成本是17，而完全枚举QPD的成本是7，其中γ =7。 i,k k 2 我们从相同的模板变分量子电路C (θ )（参数为θ ）构建所有纯状态ρ ，其中索引i=0,...,I-1遍历定义ρ 的概率混合的I个元素。模板电路C (θ )中的参数通过SLSQP经典优化器[51]进行优化，方法是最小化L 范数与定义ρ 所需的I个纯目标状态之间的关系，其中范数通过经典态矢量模拟进行评估。在测试了各种方法后，我们发现图1c和扩展数据图3中提供的方法使我们能够在每个状态下实现小于10 的误差，同时具有最小的硬件要求。为了实现QPD的快速执行和参数更新，所有参数都是虚拟Z旋转[46]的角度（图1c）。由于ρ 是基于基态构建的，我们解析地推导了参数。因此，我们也可以显著简化ansatz C (θ )，例如，通过消除CNOT门。然而，我们保持相同的模板以提高编译和执行效率。初步观察，进入ρ 的参数没有任何可用的结构。因此，我们将其留给未来的研究，以进一步调查这些参数是否具有任何可以利用来简化蒸馏贝尔对工厂的结构。 k i i k,1 k,1 k i 2 k,1 −8 k,1 k i k,1 单个蒸馏贝尔对是通过在量子比特0和1上应用门U(θ , θ )和U(θ , θ )来工程化的。这里，以及图中的U(θ, ϕ)门表示。单次蒸馏贝尔对的QPD需要五个参数集，分别为{[π/2, 0, π/2, 0], [π/2, -2π/3, π/2, 2π/3], [π/2, 2π/3, π/2, -2π/3], [π, 0, 0, 0], [0, 0, π, 0]}，这些参数也可以解析推导。同时创建两个和三个蒸馏贝尔对的电路分别显示在图1c和扩展数据图3中。电路和优化器获得的参数值可在GitHub上找到（www.github.com/eggerdj/cut_graph_state_data）。 0 1 2 3 在正文中实现LOCC图状态的实验中，我们并行构建了两个QPD，其中I=27个电路，每个QPD实现两个长程CZ门。此执行与LO执行类似，其中我们也并行执行了两个QPD。 LOCC量子比特的基准测试 通过动态电路实现的CNOT门的质量取决于硬件特性。例如，量子比特弛豫、退相干
