
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 作者： 
 
 
 
 
 
 
 Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger 摘要 量子计算机利用量子力学定律处理信息。目前的量子硬件存在噪声，信息存储时间短，且仅限于少量量子比特（即量子比特），这些量子比特通常以平面连接的方式排列 。然而，许多量子计算应用需要比硬件提供的平面晶格更多的连接性，并且需要更多的量子比特，而单个量子处理单元（QPU）上的量子比特数量是有限的。社区希望通过使用经典通信连接 QPU 来解决这些限制，但这尚未通过实验得到证明。在这里，我们通过实验实现了误差缓解的动态电路和电路切割，以创建需要周期性连接的量子态，该量子态使用了跨越两个 QPU 的多达 142 个量子比特（每个 QPU 包含 127 个量子比特），并通过经典链路实时连接。在动态电路中，量子门可以通过中途测量（mid-circuit measurements）的输出在运行时间内（即在量子比特的相干时间内）进行经典控制。我们的实时经典链路使我们能够根据另一个 QPU 上的测量结果，在一个 QPU 上应用量子门。此外，误差缓解的控制流增强了量子比特的连接性以及硬件的指令集，从而提高了我们量子计算机的多功能性。我们的工作表明，通过经典链路实现的误差缓解动态电路，我们可以将多个量子处理器作为一个整体来运行。 1 正文 量子计算机使用酉运算处理编码在量子比特中的信息。然而，量子计算机存在噪声，并且大多数大规模架构将物理量子比特排列在平面晶格中。尽管如此，当前具有误差缓解功能的处理器已经能够模拟包含 127 个量子比特的硬件原生伊辛模型，并以经典计算机的蛮力方法开始难以处理的规模进行可观测量的测量 。量子计算机的有用性取决于进一步的扩展和克服其有限的量子比特连接性。模块化方法对于扩展当前有噪声的量子处理器  和实现容错所需的大量物理量子比特至关重要 。捕获离子和中性原子架构可以通过物理传输量子比特来实现模块化 , 。在近期，超导量子比特的模块化  通过连接相邻芯片的短距离互连来实现 , 。 1 2 3 4 5 6 7 8 在中期，可以在长电缆上进行微波范围内的长距离门操作 , , 。这将能够实现非平面量子比特连接，适用于高效的纠错 。据我们所知，长期替代方案是利用微波到光学转换  来纠缠远程 QPU，但这尚未得到验证。此外，动态电路通过执行中途测量（MCM）并在量子比特相干时间内进行经典控制来扩展量子计算机的操作集。它们可以提高算法质量  和量子比特连接性 。正如我们将要展示的，动态电路还可以通过经典链路实时连接 QPU 来实现模块化。 9 10 11 3 12 13 14 我们采用一种基于虚拟门的互补方法，在模块化架构中实现长距离相互作用。我们连接任意位置的量子比特，并通过准概率分解（QPD） , ,  来创建纠缠的统计特性。我们比较了仅本地操作（LO）的方案  和通过经典通信（LOCC）增强的方案 。LO 方案在两量子比特设置中得到演示 ，需要仅执行具有本地操作的多个量子电路。相比之下，为了实现 LOCC，我们消耗虚拟贝尔对（Bell pairs）在量子隐形传态电路中创建双量子比特门 , 。在具有稀疏和平面连接的量子硬件上，在任意量子比特之间创建贝尔对需要长距离的受控非（CNOT）门。为了避免这些门，我们使用基于本地操作的 QPD，从而产生被量子隐形传态消耗的切断的贝尔对。LO 不需要经典链路，因此比 LOCC 更易于实现。然而，由于 LOCC 只需要一个参数化模板电路，因此它比 LO 更高效地编译，并且其 QPD 的成本低于 LO 方案的成本。 15 16 17 16 17 18 19 20 我们的工作做出了四项主要贡献。首先，我们提出了用于创建多个切断的贝尔对的量子电路和 QPD，以实现参考文献  中的虚拟门。其次，我们结合动力学解耦（dynamical decoupling）和零噪声外推（zero-noise extrapolation） ，来抑制和缓解动态电路中由经典控制硬件延迟引起的误差 。第三，我们利用这些方法在 103 个节点的图状态上工程化周期性边界条件。第四，我们演示了两个独立 QPU 之间的实时经典连接，从而证明了可以通过经典链路将分布式 QPU 系统作为一个整体进行操作 。结合动态电路，这使我们能够将两个芯片作为一个单一的量子计算机运行，我们通过工程化跨越两个设备（共 142 个量子比特）的周期性图状态来举例说明这一点。我们讨论了创建长距离门的未来路径，并提供了我们的结论。 17 22 21 23 电路切割 我们运行大型量子电路，这些电路可能由于量子比特数量或连接性的限制而无法直接在我们的硬件上执行，方法是切割门。电路切割将一个复杂的电路分解为可以单独执行的子电路 , , , , , 。然而，我们必须运行增加数量的电路，我们称之为采样开销。然后，将这些子电路的结果在经典上重新组合，以产生原始电路的结果（参见 ）。 15 16 17 24 25 26 方法 由于我们工作的主要贡献之一是使用 LOCC 实现虚拟门，因此我们展示了如何通过本地操作创建所需的切断的贝尔对。在这里，多个切断的贝尔对是通过参数化量子电路工程化的，我们称之为切断的贝尔对工厂（cut Bell pair factory）（图 ）。同时切割多个对需要较低的采样开销 。由于切断的贝尔对工厂形成两个不相交的量子电路，我们将每个子电路放置在靠近具有长距离门的量子比特的位置。然后，所得资源在量子隐形传态电路中被消耗。例如，在图  中，切断的贝尔对用于在量子比特对（0, 1）和（2, 3）上创建 CNOT 门（参见“ ”部分）。 1b,c 17 1b 切断的贝尔对工厂   ，IBM Quantum System Two 架构的示意图。这里，两个 127 量子比特的 Eagle QPU 通过实时经典链路连接。每个 QPU 由其机架中的电子设备控制。我们对两个机架进行严格同步，以将两个 QPU 作为一个整体运行。 ，用于通过消耗量子隐形传态电路中的切断贝尔对，在量子比特对（ 0,  1）和（ 2,  3）上实现虚拟 CNOT 门的模板量子电路，采用 LOCC 方式。紫色双线表示实时经典链路。 ，用于两个同时切断的贝尔对的切断贝尔对工厂  2( )。QPD 共有 27 种不同的参数集  。此处，. a b q q q q c C θ i θ i 周期性边界条件 我们在 ibm_kyiv（一种 Eagle 处理器）  上构建了一个具有周期性边界条件的图状态 | ⟩，超出了其物理连接性所施加的限制（参见“ ”部分）。这里，  具有 ∣ ∣ = 103 个节点，需要四个长距离边  lr = {(1, 95), (2, 98), (6, 102), (7, 97)}，连接 Eagle 处理器的顶部和底部量子比特（图 ）。我们测量每个节点   ∈   处的节点稳定子   和每个边 ( ,  ) ∈   上的边稳定子（由   乘积形成）。从这些稳定子中，我们构建了一个纠缠见证仪 ，当边 ( ,  ) ∈   上存在双粒子纠缠时，该见证仪为负值（参考文献 ）（参见“ ”部分）。我们关注双粒子纠缠，因为这是我们希望通过虚拟门重新创建的资源。测量多于两个粒子的纠缠见证仪只能测量非虚拟门和测量的质量，使得虚拟门的影响不那么清晰。 1 G 图状态 G V E 2a i V Si i j E SiSj i j E 27 纠缠见证仪   ，重六边形图通过边 (1, 95)、(2, 98)、(6, 102) 和 (7, 97)（以蓝色突出显示）折叠成管状。我们切割了这些边。 ，节点稳定子  （顶部）和见证仪 ，（底部），显示了靠近长距离边的节点和边的 1 个标准差。垂直虚线按稳定子和见证仪与切断边的距离进行分组。 ，稳定子误差的累积分布函数。星号表示具有由切断边实现的边的节点稳定子  。在切断边基准测试（虚红线）中，不实现长距离门，因此星号指示的稳定子具有单位误差。灰色区域是受切断影响的节点稳定子的概率质量。 – ，在二维布局中，绿色节点复制节点 95、98、102 和 97 以显示切断的边。  中的蓝色节点是用于创建切断贝尔对的量子比特资源。节点   的颜色是测量稳定子 |  - 1| 的绝对误差，如颜色条所示。如果以 99% 的置信水平检测到纠缠统计，则边为黑色，否则为紫色。在  中，长距离门使用 SWAP 门实现。在  中，相同的门使用 LOCC 实现。在  中，它们根本没有实现。 a b Sj c Sj d f e i Si d e f 我们通过三种不同的方法制备 | ⟩。硬件原生边始终使用 CNOT 门实现，但周期性边界条件使用 (1) SWAP 门，(2) LOCC 和 (3) LO 来连接整个晶格中的量子比特。LOCC 和 LO 之间的主要区别在于一个前馈操作，该操作由条件于 2  个测量结果的单量子比特门组成，其中   是切断的数量。22  种情况中的每一种都会触发适当量子比特上唯一的   和/或   门组合。测量结果的获取、相应情况的确定以及基于它的动作由控制硬件实时执行，但需要固定的额外延迟。我们通过零噪声外推  和交错动力学解耦（staggered dynamical decoupling） ,  来缓解此延迟引起的误差（参见“ ”部分）。 G n n n X Z 22 21 28 误差缓解的量子电路切换指令 我们使用硬件原生图状态  ′ = ( ,  ′)（通过移除长距离门  ′ =  lr 获得）来对 SWAP、LOCC 和 LO 实现的 | ⟩ 进行基准测试。制备 | ′⟩ 的电路因此只需要 112 个 CNOT 门，这些门按照 Eagle 处理器的重六边形拓扑排列成三层。当测量 | ⟩ 的节点和边稳定子时，该电路对于切断门上的节点会报告大的误差，因为它设计用于实现 | ′⟩。我们将这种硬件原生基准测试称为切断边基准测试（dropped edge benchmark）。基于 SWAP 的电路需要额外的 262 个 CNOT 门来创建长距离边  lr，这会显著降低测量稳定子的值（图 ）。相比之下， lr 中边的 LOCC 和 LO 实现不需要 SWAP 门。对于未参与切断门的节点，其节点和边稳定子的误差与切断边基准测试非常接近（图 ）。相反，涉及虚拟门的稳定子误差低于切断边基准测试和 SWAP 实现（图 ，星号标记）。作为整体质量指标，我们首先报告节点稳定子上的绝对误差之和，即 ∑ ∈ ∣  - 1∣（扩展数据表 ）。巨大的 SWAP 开销导致 44.3 的绝对误差总和。切断边基准测试中的 13.1 误差主要由四个切断上的八个节点引起（图 ，星号标记）。相比之下，LO 和 LOCC 的误差受到 MCM 的影响。我们认为 LOCC 比 LO 多 1.9 的误差归因于量子隐形传态电路和切断贝尔对中的延迟和 CNOT 门。在基于 SWAP 的结果中， 在 99% 置信水平下，无法检测到 116 条边中的 35 条边的纠缠（图 ）。对于 LO 和 LOCC 实现， 在 99% 置信水平下，见证了   中所有边的双粒子纠缠统计（图 ）。这些指标表明，虚拟长距离门产生的稳定子误差小于分解为 SWAP 门。此外，它们将方差保持在足够低的水平，以验证纠缠的统计特性。 G V E E EE G G G G E 2b–d E 2b,c 2c i V Si 1 2c 2b,d G 2e 将两个 QPU 作为一个整体运行 我们现在通过实时经典连接将两个各包含 127 个量子比特的 Eagle QPU 组合成一个单一 QPU。将设备作为一个大型处理器运行包括在合并的 QPU 上并行运行酉门和测量。除了在合并的 QPU 上并行运行的酉门和测量之外，我们还使用动态电路来执行作用于两个设备上量子比特的门。这得益于严格同步和快速经典通信，这些通信是物理上分离的仪器之间所必需的，以便收集测量结果并确定整个系统的控制流 。 29 我们通过构建一个由贯穿两个 QPU 的重六边形环组成的 134 量子比特的图状态来测试这种实时经典连接（图 ）。选择这些环是为了排除受到两能级系统和读出问题困扰的量子比特，以确保高质量的图状态。该图在三维空间中形成一个环，需要四个长距离门，我们使用 LO 和 LOCC 来实现这些门。与之前一样，LOCC 协议因此需要每个切断门额外两个量子比特来构成切断的贝尔对。与上一节一样，我们将结果与不实现跨越两个 QPU 的边的图进行基准测试。由于两个设备之间没有量子链路，因此无法进行带有 SWAP 门的基准测试。当使用 LO 和 LOCC 以 99% 的置信水平实现该图时，所有边都表现出双粒子纠缠的统计特性。此外，对于不受长距离门影响的节点，LO 和 LOCC 稳定子的质量与切断边基准测试相同（图 ）。受长距离门影响的稳定子误差与切断边基准测试相比有显著降低。对于切断边基准测试、LOCC 和 LO，节点稳定子上的绝对误差之和 ∑ ∈ ∣  - 1∣ 分别为 21.0、19.2 和 12.6。与之前一样，我们将 LOCC 比 LO 多出的 6.6 个误差归因于量子隐形传态电路和切断贝尔对中的延迟和 CNOT 门。LOCC 结果演示了如何在一个动态量子电路中，通过实时经典链路连接两个子电路，并在两个原本独立的 QPU 上执行。 3 3c i V Si   ，三维图状态，具有周期性边界。蓝色边是切断的边。 ，在 254 个量子比特的单个设备中运行的两个 Eagle QPU 的耦合图。紫色节点是  中构成图状态的量子比特，蓝色节点用于切断贝尔对。 , ，LOCC（实绿线）和 LO（实橙线）实现图状态的稳定子（ ）和边见证仪（ ）上的绝对误差，以及切断边基准测试图（虚线红线）上的误差。在  和  中，星号显示受切断影响的稳定子和边见证仪。在  和  中，灰色区域分别是受切断影响的节点稳定子和边见证仪的概率质量。在  和  中，我们观察到 LO 实现优于切断边基准测试，这归因于更好的设备条件，因为这些数据是在与基准测试和 LOCC 数据不同的日子采集的。 a b a c d c d c d c d c d 讨论与结论 我们使用 LO 和 LOCC 实现长距离门。利用这些门，我们在一个 103 节点平面晶格上工程化了周期性边界条件，并通过实时连接两个 Eagle 处理器来创建一个 134 量子比特的图状态，超出了单个芯片的能力。在这里，我们选择实现图状态作为一种应用，以突出动态电路的可扩展特性。我们的切断贝尔对工厂实现了参考文献  中提出的 LOCC 方案。LO 和 LOCC 协议都提供了高质量的结果，与硬件原生基准测试非常吻合。电路切割会增加测量可观测量的方差。如统计检验所示，我们可以在 LO 和 LOCC 方案中控制方差。在  中可以找到关于测量方差的深入讨论。 17 补充信息 QPD 增加方差是当前研究侧重于减少采样开销的原因。最近有研究表明，并行切割多个双量子比特门可以实现与 LOCC 相同的采样开销的最优 LO QPD，但需要额外的辅助量子比特和可能的重置 , 。在 LOCC 中，QPD 仅用于切割贝尔对。通过跨越多个芯片分发纠缠 , ，可以消除这种昂贵的 QPD（即没有采样开销）。在近期到中期，这可以通过在微波范围内通过常规电缆操作门 , ,  来实现，或者在长期通过光学到微波转换 , ,  来实现。纠缠分发通常存在噪声，并可能导致非最大纠缠态。然而，门隐形传态需要最大纠缠资源。尽管如此，非最大纠缠态可以降低 QPD 的采样成本 ，并且非最大纠缠态的多个副本可以蒸馏成纯态用于隐形传态 ，可以在量子电路执行期间或可能在连续射击之间的延迟期间（重置的延迟可能长达 250 μs）完成 。结合这些设置，我们的误差缓解和抑制的动态电路将能够实现模块化量子计算架构，而无需电路切割的采样开销。 30 31 32 33 10 34 35 36 37 38 39 40 41 在应用场景中，电路切割可以从哈密顿模拟中获益 。在这里，电路切割的成本是切割键强度乘以演化时间的指数。因此，对于弱键和/或短演化时间，此成本可能是合理的。此外，参考文献  中提出的 LO 方案需要哈达玛德测试中的辅助量子比特，如果相同的键在 Trotter 化时间演化中被多次切割，则需要通过动态电路进行重置。 42 42 电路切割可以应用于导线和门。生成的量子电路具有相似的结构，使得我们的方法适用于这两种情况。我们的实时经典链路实现了长距离门，并经典地耦合了分离的量子处理器。我们提出的切断贝尔对具有超越我们工作的价值。例如，这些对可以直接用于切割基于测量的量子计算中的电路，这依赖于动态电路 。这也可以通过 LO 来实现；结果将是一个与我们使用动态电路的执行设置相同的执行设置。此外，交错动力学解耦与零噪声外推的结合缓解了前馈操作的漫长延迟，从而实现了高质量的动态电路实现。我们的工作揭示了噪声源，例如延迟期间发生的   串扰，分布式超导量子计算机的编译器必须考虑这些噪声源 。总之，我们证明了通过经典链路实现的误差缓解动态电路，我们可以将多个量子处理器作为一个整体来运行。 14 ZZ 43 方法 电路切割 量子电路中的门是作用于密度矩阵   的量子通道。单个量子通道  可以通过将其表示为  量子通道之和  来切割，从而得到 QPD ρ

Part of HackerNoon's growing list of open-source research papers, promoting free access to academic material.

該音頻是用故事的原始語言製作的！

IBM 量子突破：实时连接芯片以扩展量子比特能力

About Author

註釋

標籤

这篇文章刊登在

Related Stories

数字游民请注意：您需要了解泰国新推出的 DTV 签证

成功云迁移的完整指南：策略和最佳实践

如何将您的工作流程提高 10 倍：17 个必备应用程序

Floki 的 Valhalla 成为印度环斯里兰卡赛事联合赞助商

数字游民请注意：您需要了解泰国新推出的 DTV 签证

成功云迁移的完整指南：策略和最佳实践

如何将您的工作流程提高 10 倍：17 个必备应用程序

Floki 的 Valhalla 成为印度环斯里兰卡赛事联合赞助商

Light-Mode

Classic

Newspaper

Minty

Dark-Mode

Neon Noir

Minty

HN StartUps