Authors: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger Abstract क्वांटम कम्प्युटरहरूले क्वांटम मेकानिक्सका नियमहरू प्रयोग गरेर सूचना प्रशोधन गर्छन्। हालको क्वांटम हार्डवेयर शोरिलो छ, सूचनालाई छोटो समयका लागि मात्र भण्डार गर्न सक्छ र केही क्वांटम बिटहरूमा सीमित छ, जसलाई क्युबिटहरू भनिन्छ, जुन सामान्यतया प्लानर जडानमा व्यवस्थित हुन्छन् । यद्यपि, क्वांटम कम्प्युटिङका धेरै अनुप्रयोगहरूलाई प्लानर जालीले प्रस्ताव गरेको भन्दा बढी जडान आवश्यक पर्दछ जुन हार्डवेयरमा एकाइ क्वांटम प्रशोधन एकाइ (QPU) भन्दा बढी क्युबिटहरूमा उपलब्ध छ। यस समुदायले शास्त्रीय सञ्चार प्रयोग गरेर QPU हरूलाई जोडेर यी सीमाहरूलाई सम्बोधन गर्ने आशा गर्दछ, जुन अहिलेसम्म प्रयोगात्मक रूपमा प्रमाणित भएको छैन। यहाँ हामी प्रयोगात्मक रूपमा त्रुटि-कम गरिएका गतिशील सर्किटहरू र सर्किट काट्ने विधि प्रयोग गरेर आवधिक जडान आवश्यक पर्ने क्वांटम अवस्थाहरू सिर्जना गर्छौं, जसमा १२७ क्युबिट प्रत्येकमा रहेका दुई QPU हरूलाई १२७ क्युबिटसम्म प्रयोग गरी वास्तविक समयमा शास्त्रीय लिङ्कद्वारा जोडिएको छ। गतिशील सर्किटमा, क्वांटम गेटहरूलाई मध्य-सर्किट मापनको परिणामहरूद्वारा शास्त्रीय रूपमा नियन्त्रण गर्न सकिन्छ, जुन क्युबिटहरूको सुसंगतता समयको एक अंश भित्र हुन्छ। हाम्रो वास्तविक-समय शास्त्रीय लिङ्कले हामीलाई अर्को QPU मा गरिएको मापनको परिणाममा आधारित एक QPU मा क्वांटम गेट लागू गर्न सक्षम बनाउँछ। यसबाहेक, त्रुटि-कम गरिएको नियन्त्रण प्रवाहले क्युबिट जडान र हार्डवेयरको निर्देशन सेट बढाउँछ, जसले हाम्रो क्वांटम कम्प्युटरहरूको बहुमुखी प्रतिभा बढाउँछ। हाम्रो कामले प्रदर्शन गर्दछ कि हामीले वास्तविक-समय शास्त्रीय लिङ्कद्वारा सक्षम गरिएको त्रुटि-कम गरिएका गतिशील सर्किटहरू प्रयोग गरेर धेरै क्वांटम प्रोसेसरहरूलाई एकको रूपमा प्रयोग गर्न सक्छौं। 1 Main क्वांटम कम्प्युटरहरूले क्युबिटहरूमा एन्कोड गरिएको सूचनालाई युनिटरी अपरेशनहरू मार्फत प्रशोधन गर्छन्। यद्यपि, क्वांटम कम्प्युटरहरू शोरिलो हुन्छन् र अधिकांश ठूला-स्केल आर्किटेक्चरहरूले भौतिक क्युबिटहरूलाई प्लानर जालीमा व्यवस्थित गर्छन्। तैपनि, त्रुटि न्यूनीकरणका साथ हालका प्रोसेसरहरूले १२७ क्युबिटहरूका हार्डवेयर-नेटिभ आइजङ मोडेलहरू सिमुलेट गर्न सक्छन् र शास्त्रीय कम्प्युटरहरूसँग ब्रुट-फोर्स दृष्टिकोणहरू संघर्ष गर्न थाल्ने स्केलमा अवलोकनहरू मापन गर्न सक्छन् । क्वांटम कम्प्युटरहरूको उपयोगिता थप स्केलिङ र तिनीहरूको सीमित क्युबिट जडानलाई पार गर्ने कुरामा निर्भर गर्दछ। हालका शोरिलो क्वांटम प्रोसेसरहरूको स्केलिंग र दोष-सहिष्णुताका लागि आवश्यक भौतिक क्युबिटहरूको ठूलो संख्या प्राप्त गर्न एउटा मोड्युलर दृष्टिकोण महत्त्वपूर्ण छ। फँसेका आयन र तटस्थ परमाणु आर्किटेक्चरहरूले क्युबिटहरूलाई भौतिक रूपमा स्थानान्तरण गरेर मोड्युलारिटी प्राप्त गर्न सक्छन् , । निकट भविष्यमा, सुपरकन्डक्टिङ क्युबिटहरूमा मोड्युलारिटी चिपहरूलाई जोड्ने छोटो-दूरीका इन्टरकनेक्टहरू , मार्फत प्राप्त गरिन्छ। 1 2 3 4 5 6 7 8 मध्यम अवधिमा, माइक्रोवेभ क्षेत्रमा सञ्चालन हुने लामो-दूरीका गेटहरू लामो परम्परागत केबलहरू , , माध्यमबाट गर्न सकिन्छ। यसले कुशल त्रुटि सुधार का लागि उपयुक्त गैर-प्लानर क्युबिट जडानलाई सक्षम पार्नेछ। एउटा दीर्घकालीन विकल्प भनेको माइक्रोवेभबाट अप्टिकल ट्रान्सडक्सन को प्रयोग गरी टाढाको QPU हरूलाई अप्टिकल लिङ्कको साथ इन्ट्याङ्गल गर्नु हो, जुन हाम्रो ज्ञान अनुसार अहिलेसम्म प्रदर्शन गरिएको छैन। यसबाहेक, गतिशील सर्किटहरूले मध्य-सर्किट मापन (MCMs) गरेर र क्युबिटहरूको सुसंगतता समय भित्र गेटलाई शास्त्रीय रूपमा नियन्त्रण गरेर क्वांटम कम्प्युटरको अपरेशनको सेट विस्तार गर्दछ। तिनीहरूले एल्गोरिदमको गुणस्तर र क्युबिट जडान बढाउँछन्। हामीले देखाउनेछौं कि गतिशील सर्किटहरूले वास्तविक समयमा शास्त्रीय लिङ्क मार्फत QPU हरूलाई जोडेर मोड्युलारिटीलाई पनि सक्षम पार्छ। 9 10 11 3 12 13 14 हामीले भर्चुअल गेटहरूमा आधारित एउटा पूरक दृष्टिकोण अपनाएका छौं जसले मोड्युलर आर्किटेक्चरमा लामो-दूरीको अन्तरक्रिया लागू गर्दछ। हामीले मनमानी स्थानहरूमा क्युबिटहरूलाई जोड्छौं र अर्ध-सम्भाव्यता विघटन (QPD) , , मार्फत इन्ट्याङ्गलमेन्टको तथ्याङ्क सिर्जना गर्छौं। हामीले लोकल अपरेशन्स (LO) मात्र भन्दा शास्त्रीय सञ्चार (LOCC) द्वारा बढाइएको एउटालाई तुलना गर्छौं। LO योजना, दुई-क्युबिट सेटिङमा प्रदर्शन गरिएको , केवल स्थानीय अपरेशनहरू प्रयोग गरेर धेरै क्वांटम सर्किटहरू कार्यान्वयन गर्न आवश्यक छ। यसको विपरीत, LOCC लागू गर्न, हामीले दुई-क्युबिट गेटहरू सिर्जना गर्न टेलिपोर्टेशन सर्किटमा भर्चुअल बेल जोडीहरू प्रयोग गर्छौं , । स्पार्स र प्लानर जडान भएको क्वांटम हार्डवेयरमा, कुनै पनि दुई क्युबिटहरू बीच बेल जोडी बनाउनका लागि लामो-दूरीको कन्ट्रोल-नट (CNOT) गेट आवश्यक पर्दछ। यी गेटहरूबाट बच्न, हामीले स्थानीय अपरेशनहरूमा QPD को प्रयोग गर्छौं जसको परिणाम टेलिपोर्टेशनले प्रयोग गर्ने काटिएका बेल जोडीहरू हुन्छन्। LO लाई शास्त्रीय लिङ्कको आवश्यकता पर्दैन र त्यसैले LOCC भन्दा लागू गर्न सरल छ। यद्यपि, LOCC ले केवल एउटा प्यारामिट्रिक टेम्प्लेट सर्किट मात्र आवश्यक पर्ने भएकाले, यो LO भन्दा कम्पाइल गर्न बढी कुशल छ र यसको QPD को लागत LO योजनाको लागत भन्दा कम छ। 15 16 17 16 17 18 19 20 हाम्रो कामले चार मुख्य योगदानहरू गर्दछ। पहिलो, हामीले सन्दर्भमा भर्चुअल गेटहरू लागू गर्न धेरै काटिएका बेल जोडीहरू सिर्जना गर्न क्वांटम सर्किटहरू र QPD प्रस्तुत गर्दछौं। । दोस्रो, हामीले गतिशील सर्किटहरूमा शास्त्रीय नियन्त्रण हार्डवेयरको ढिलाइबाट उत्पन्न हुने त्रुटिहरूलाई दबाउँछौं र कम गर्छौं डायनामिकल डिकपलिंग र शून्य-शोर एक्सट्रापोलेसन को संयोजनको साथ। तेस्रो, हामीले १०३-नोड ग्राफ स्टेटमा आवधिक सीमा सर्तहरू इन्जिनियर गर्न यी विधिहरूको प्रयोग गर्छौं। चौथो, हामीले दुई अलग QPU हरू बीच वास्तविक-समय शास्त्रीय जडान प्रदर्शन गर्दछौं, जसले गर्दा शास्त्रीय लिङ्क मार्फत वितरित QPU हरूको प्रणालीलाई एकको रूपमा सञ्चालन गर्न सकिन्छ । गतिशील सर्किटहरूसँग संयुक्त, यसले हामीलाई दुवै चिपहरूलाई एउटै क्वांटम कम्प्युटरको रूपमा सञ्चालन गर्न सक्षम बनाउँछ, जुन हामीले १४२ क्युबिटहरूमा दुवै उपकरणहरूमा फैलिएको आवधिक ग्राफ स्टेट इन्जिनियर गरेर प्रदर्शन गर्दछौं। हामीले लामो-दूरीका गेटहरू सिर्जना गर्ने मार्गमा छलफल गर्छौं र हाम्रो निष्कर्षहरू प्रदान गर्दछौं। 17 21 22 23 Circuit cutting हामी ठूला क्वांटम सर्किटहरू चलाउँछौं जुन क्युबिटहरूको संख्या वा जडानको सीमाका कारणले हाम्रो हार्डवेयरमा प्रत्यक्ष रूपमा कार्यान्वयन गर्न नसकिने हुन सक्छ। सर्किट काट्नाले जटिल सर्किटलाई उप-सर्किटहरूमा विघटन गर्दछ जुन व्यक्तिगत रूपमा कार्यान्वयन गर्न सकिन्छ , , , , , । यद्यपि, हामीले कार्यान्वयन गर्नुपर्ने सर्किटहरूको संख्या बढाउनुपर्छ, जसलाई हामी स्याम्पलिङ ओभरहेड भन्छौं। यी उप-सर्किटहरूका परिणामहरू त्यसपछि मूल सर्किटको परिणाम दिनको लागि शास्त्रीय रूपमा पुन: जोडिन्छन् ( )। 15 16 17 24 25 26 विधि हाम्रो कामको मुख्य योगदानहरू मध्ये एक LOCC संग भर्चुअल गेटहरू लागू गर्नु भएकोले, हामी देखाउँछौं कि कसरी स्थानीय अपरेशनहरू प्रयोग गरेर आवश्यक काटिएका बेल जोडीहरू सिर्जना गर्ने। यहाँ, धेरै काटिएका बेल जोडीहरू प्यारामिट्रिक क्वांटम सर्किटहरूद्वारा इन्जिनियर गरिन्छन्, जसलाई हामीले काटिएको बेल जोडी कारखाना (Fig. ) भन्छौं। एकैचोटि धेरै जोडीहरू काट्दा कम स्याम्पलिङ ओभरहेड लाग्छ। काटिएको बेल जोडी कारखानाले दुई अलग क्वांटम सर्किटहरू बनाउँछ, हामी प्रत्येक उप-सर्किटलाई लामो-दूरीका गेटहरू भएका क्युबिटहरूको नजिक राख्छौं। परिणामी स्रोत त्यसपछि टेलिपोर्टेशन सर्किटमा प्रयोग गरिन्छ। उदाहरणका लागि, Fig. मा, काटिएका बेल जोडीहरू क्युबिट जोडीहरू (0, 1) र (2, 3) मा CNOT गेटहरू सिर्जना गर्न प्रयोग गरिन्छ (खण्ड ' ' हेर्नुहोस्)। 1b,c 17 1b Cut Bell pair factories , IBM Quantum System Two आर्किटेक्चरको चित्रण। यहाँ, दुई १२७ क्युबिट Eagle QPU हरू वास्तविक-समय शास्त्रीय लिङ्कद्वारा जोडिएका छन्। प्रत्येक QPU यसको र्याकमा रहेको यसको इलेक्ट्रोनिक्सद्वारा नियन्त्रित हुन्छ। हामी दुवै QPU हरूलाई एकैको रूपमा सञ्चालन गर्न दुवै र्याकहरूलाई कडा रूपमा सिङ्क्रोनाइज गर्छौं। , LOCC द्वारा क्युबिट जोडीहरू ( 0, 1) र ( 2, 3) मा भर्चुअल CNOT गेटहरू लागू गर्न टेम्प्लेट क्वांटम सर्किट, टेलिपोर्टेशन सर्किटमा काटिएका बेल जोडीहरू प्रयोग गरेर। बैजनी दोहोरो रेखाहरू वास्तविक-समय शास्त्रीय लिङ्कलाई जनाउँछन्। , दुई समकालिक रूपमा काटिएका बेल जोडीहरूका लागि काटिएका बेल जोडी कारखानाहरू 2( )। QPD सँग कुल २७ फरक प्यारामिटर सेटहरू छन्। यहाँ, . a b q q q q c C θ i θ i Periodic boundary conditions हामीले ibm_kyiv, एउटा Eagle प्रोसेसर मा आवधिक सीमा सर्तहरू सहितको ग्राफ स्टेट | ⟩ निर्माण गर्छौं, जुन यसको भौतिक जडानद्वारा लादिएका सीमाहरूभन्दा बाहिर जान्छ (खण्ड ' ' हेर्नुहोस्)। यहाँ, मा ∣ ∣ = 103 नोडहरू छन् र चार लामो-दूरीका किनाराहरू lr = {(1, 95), (2, 98), (6, 102), (7, 97)} Eagle प्रोसेसरको माथिल्लो र तल्लो क्युबिटहरू बीच आवश्यक पर्दछ (Fig. )। हामी प्रत्येक नोड ∈ मा नोड स्ट्याबिलाइजरहरू र प्रत्येक किनारा ( , ) ∈ मा स्ट्याबिलाइजरहरूको गुणन बाट बनेका किनारा स्ट्याबिलाइजरहरू मापन गर्छौं। यी स्ट्याबिलाइजरहरूबाट, हामी एउटा इन्ट्याङ्गलमेन्ट साक्षी , निर्माण गर्छौं, जुन यदि किनारा ( , ) ∈ मा द्विपक्षीय इन्ट्याङ्गलमेन्ट छ भने ऋणात्मक हुन्छ (ref. ) (खण्ड ' ' हेर्नुहोस्)। हामी द्विपक्षीय इन्ट्याङ्गलमेन्टमा ध्यान केन्द्रित गर्छौं किनभने यो त्यो स्रोत हो जुन हामी भर्चुअल गेटहरूद्वारा पुन: सिर्जना गर्न चाहन्छौं। दुई भन्दा बढी पक्षहरू बीचको इन्ट्याङ्गलमेन्टको साक्षीहरू मापन गर्दा केवल गैर-भर्चुअल गेटहरू र मापनहरूको गुणस्तर मात्र मापन हुनेछ, जसले गर्दा भर्चुअल गेटहरूको प्रभाव कम स्पष्ट हुन्छ। 1 G Graph states G V E 2a i V Si i j E SiSj i j E 27 Entanglement witness , भारी-हेक्सागोनल ग्राफलाई निलो रंगमा हाइलाइट गरिएका किनाराहरू (1, 95), (2, 98), (6, 102) र (7, 97) द्वारा ट्युबुलर रूपमा आफूमाथि फोल्ड गरिएको छ। हामी यी किनाराहरू काट्छौं। , नोड स्ट्याबिलाइजरहरू (माथि) र साक्षीहरू , (तल), नोडहरू र किनाराहरूका लागि लामो-दूरीका किनाराहरू नजिक १ मानक विचलन सहित। ठाडो ड्यास गरिएका रेखाहरूले काटिएका किनाराहरूबाट तिनीहरूको दूरी अनुसार स्ट्याबिलाइजरहरू र साक्षीहरूलाई समूहबद्ध गर्दछ। , स्ट्याबिलाइजर त्रुटिहरूको संचयी वितरण कार्य। ताराहरूले नोड स्ट्याबिलाइजरहरू लाई सङ्केत गर्छन् जसमा किनारा कार्यान्वयन गरिएको छ। छोडिएको किनारा बेन्चमार्कमा (ड्यास-डटेड रातो रेखा), लामो-दूरीका गेटहरू कार्यान्वयन गरिएको छैन र त्यसैले ताराले सङ्केत गरेका स्ट्याबिलाइजरहरूमा एकाइ त्रुटि हुन्छ। खैरो क्षेत्र काटिएकाहरूबाट प्रभावित नोड स्ट्याबिलाइजरहरूसँग सम्बन्धित सम्भाव्यता मास हो। – , दुई-आयामी लेआउटहरूमा, हरियो नोडहरूले काटिएका किनाराहरू देखाउनका लागि ९५, ९८, १०२ र ९७ नोडहरू दोहोर्याउँछन्। मा रहेका निलो नोडहरू काटिएका बेल जोडीहरू सिर्जना गर्न प्रयोग गरिने क्युबिट स्रोतहरू हुन्। नोड को रङ मापन गरिएको स्ट्याबिलाइजरको निरपेक्ष त्रुटि ∣ − 1∣ हो, जुन रङ बारले सङ्केत गरे अनुसार छ। किनारा कालो हुन्छ यदि इन्ट्याङ्गलमेन्ट तथ्याङ्कहरू ९९% आत्मविश्वास स्तरमा पत्ता लगाइन्छ र बैजनी यदि होइन भने। मा, लामो-दूरीका गेटहरू SWAP गेटहरू प्रयोग गरेर कार्यान्वयन गरिन्छन्। मा, त्यही गेटहरू LOCC प्रयोग गरेर कार्यान्वयन गरिन्छन्। मा, तिनीहरू कार्यान्वयन गरिएका छैनन्। a b Sj c Sj d f e i Si d e f हामी तीन फरक विधिहरू प्रयोग गरेर | ⟩ तयार गर्छौं। हार्डवेयर-नेटिभ किनाराहरू सधैं CNOT गेटहरूद्वारा कार्यान्वयन गरिन्छन् तर आवधिक सीमा सर्तहरू (1) SWAP गेटहरू, (2) LOCC र (3) LO प्रयोग गरी सम्पूर्ण जालीभरि क्युबिटहरू जोडेर कार्यान्वयन गरिन्छन्। LOCC र LO बीचको मुख्य भिन्नता भनेको प्रतिक्रिया अपरेशन हो जसमा एकल-क्युबिट गेटहरू २ मापन परिणामहरूमा आधारित हुन्छन्, जहाँ काटहरूको संख्या हो। २२ केसहरू मध्ये प्रत्येकले उपयुक्त क्युबिटहरूमा र/वा गेटहरूको एक अद्वितीय संयोजनलाई ट्रिगर गर्दछ। मापन परिणामहरू प्राप्त गर्ने, सम्बन्धित केस निर्धारण गर्ने र त्यस अनुसार कार्य गर्ने काम वास्तविक-समयमा नियन्त्रण हार्डवेयरद्वारा गरिन्छ, जसमा निश्चित थप ढिलाइ लाग्छ। हामी शून्य-शोर एक्सट्रापोलेसन र स्ट्यागर्ड डायनामिकल डिकपलिंग , (खण्ड ' ' हेर्नुहोस्) प्रयोग गरेर यो ढिलाइबाट उत्पन्न हुने त्रुटिहरूलाई कम गर्छौं र दबाउँछौं। G n n n X Z 22 21 28 Error-mitigated quantum circuit switch instructions हामी | ⟩ को SWAP, LOCC र LO कार्यान्वयनलाई ′ = ( , ′) मा हार्डवेयर-नेटिभ ग्राफ स्टेटमा बेन्चमार्क गर्छौं, जुन लामो-दूरीका गेटहरू हटाएर प्राप्त गरिन्छ, अर्थात् ′ = lr। त्यसैले | ′⟩ तयार गर्ने सर्किटलाई Eagle प्रोसेसरको भारी-हेक्सागोनल टोपोलजीलाई पछ्याउँदै तीन तहमा व्यवस्थित गरिएका ११२ CNOT गेटहरू मात्र आवश्यक पर्दछ। यो सर्किटले | ′⟩ लाई कार्यान्वयन गर्न डिजाइन गरिएको हुनाले, काटिएका गेटहरूमा रहेका नोडहरू र किनारा स्ट्याबिलाइजरहरू मापन गर्दा ठूलो त्रुटि रिपोर्ट गर्नेछ। हामी यस हार्डवेयर-नेटिभ बेन्चमार्कलाई ड्रप गरिएको किनारा बेन्चमार्क भन्छौं। स्व्याप-आधारित सर्किटलाई लामो-दूरीका किनाराहरू lr सिर्जना गर्न २६२ अतिरिक्त CNOT गेटहरू आवश्यक पर्दछ, जसले मापन गरिएका स्ट्याबिलाइजरहरूको मानलाई नाटकीय रूपमा घटाउँछ (Fig. )। यसको विपरीत, lr मा किनाराहरूको LOCC र LO कार्यान्वयनलाई SWAP गेटहरूको आवश्यकता पर्दैन। काटिएका गेटमा संलग्न नभएका नोडहरूका लागि तिनीहरूको नोड र किनारा स्ट्याबिलाइजरहरूको त्रुटिहरू ड्रप गरिएको किनारा बेन्चमार्कलाई नजिकबाट पछ्याउँछन् (Fig. )। यसको विपरीत, भर्चुअल गेट संलग्न भएका स्ट्याबिलाइजरहरूसँग ड्रप गरिएको किनारा बेन्चमार्क र स्व्याप कार्यान्वयन भन्दा कम त्रुटि हुन्छ (Fig. , तारा चिन्हहरू)। समग्र गुणस्तर मेट्रिकको रूपमा, हामी पहिले नोड स्ट्याबिलाइजरहरूमा निरपेक्ष त्रुटिहरूको योग रिपोर्ट गर्छौं, अर्थात्, ∑ ∈ ∣ − 1∣ (विस्तारित डेटा तालिका )। ठूलो SWAP ओभरहेडले ४४.३ निरपेक्ष त्रुटिको योगको लागि जिम्मेवार छ। ड्रप गरिएको किनारा बेन्चमार्कमा १३.१ त्रुटि चार काटहरूमा रहेका आठ नोडहरूले गर्दा भएको हो (Fig. , तारा चिन्हहरू)। यसको विपरीत, LO र LOCC त्रुटिहरू MCMs बाट प्रभावित हुन्छन्। हामी LOCC को LO माथि १.९ अतिरिक्त त्रुटिलाई टेलिपोर्टेशन सर्किट र काटिएका बेल जोडीहरूमा ढिलाइ र CNOT गेटहरूमा श्रेय दिन्छौं। SWAP-आधारित नतिजाहरूमा, ९९% आत्मविश्वास स्तरमा ११६ किनाराहरू मध्ये ३५ मा इन्ट्याङ्गलमेन्ट पत्ता लगाउँदैन (Fig. )। LO र LOCC कार्यान्वयनको लागि, ९९% आत्मविश्वास स्तरमा मा सबै किनाराहरूमा द्विपक्षीय इन्ट्याङ्गलमेन्टको तथ्याङ्क साक्षी गर्दछ (Fig. )। यी मेट्रिक्सले देखाउँछ कि भर्चुअल लामो-दूरीका गेटहरूले तिनीहरूको स्व्यापमा विघटन भन्दा साना त्रुटिहरू भएका स्ट्याबिलाइजरहरू उत्पादन गर्छन्। यसबाहेक, तिनीहरूले इन्ट्याङ्गलमेन्टको तथ्याङ्क प्रमाणित गर्न पर्याप्त कम विचलन राख्छन्। G G V E E EE G G E 2b–d E 2b,c 2c i V Si 1 2c 2b,d G 2e Operating two QPUs as one अब हामी १२७ क्युबिट प्रत्येक भएका दुई Eagle QPU हरूलाई वास्तविक-समय शास्त्रीय जडान मार्फत एउटा QPU मा जोड्छौं। उपकरणहरूलाई एउटा, ठूलो प्रोसेसरको रूपमा सञ्चालन गर्नुमा ठूलो क्युबिट रेजिस्टरमा फैलिएका क्वांटम सर्किटहरू कार्यान्वयन गर्नु समावेश छ। संयुक्त QPU मा समवर्ती रूपमा चल्ने युनिटरी गेटहरू र मापनहरूको अतिरिक्त, हामी दुवै उपकरणहरूमा क्युबिटहरूमा कार्य गर्ने गेटहरू कार्यान्वयन गर्न गतिशील सर्किटहरू प्रयोग गर्छौं। यो कडा सिङ्क्रोनाइजेसन र भौतिक रूपमा अलग उपकरणहरू बीचको छिटो शास्त्रीय सञ्चारद्वारा सक्षम गरिएको छ जुन मापन परिणामहरू सङ्कलन गर्न र सम्पूर्ण प्रणालीमा नियन्त्रण प्रवाह निर्धारण गर्न आवश्यक छ । 29 हामी दुई Eagle QPU हरूलाई जोडेर १३४ क्युबिटहरूमा ग्राफ स्टेट इन्जिनियरिङ गरेर यो वास्तविक-समय शास्त्रीय जडान परीक्षण गर्छौं, जुन दुवै QPU हरूमा फैलिएको भारी-हेक्सागोनल रिङ्गहरूबाट बनेको छ (Fig. )। यी रिङ्गहरू दुई-स्तरीय प्रणाली र पढाइ समस्याहरूले ग्रस्त क्युबिटहरूलाई बहिष्कृत गरेर छनौट गरियो ताकि उच्च-गुणस्तरको ग्राफ स्टेट सुनिश्चित गर्न सकियोस्। यो ग्राफ तीन आयाममा रिङ्ग बनाउँछ र चार लामो-दूरीका गेटहरू आवश्यक पर्दछ जुन हामीले LO र LOCC प्रयोग गरेर कार्यान्वयन गर्छौं। पहिले जस्तै, LOCC प्रोटोकललाई काटिएका गेटहरूका लागि दुई अतिरिक्त क्युबिटहरू आवश्यक पर्दछ। अघिल्लो खण्डमा जस्तै, हामी दुवै QPU हरूलाई नजोड्ने ग्राफमा हाम्रो नतिजाहरूलाई बेन्चमार्क गर्छौं। दुई उपकरणहरू बीच कुनै क्वांटम लिङ्क नभएकोले, स्व्याप गेटहरूसँग बेन्चमार्क सम्भव छैन। जब हामीले ग्राफलाई LO र LOCC प्रयोग गरेर ९९% आत्मविश्वास स्तरमा कार्यान्वयन गर्छौं तब सबै किनाराहरूले द्विपक्षीय इन्ट्याङ्गलमेन्टको तथ्याङ्कहरू देखाउँछन्। यसबाहेक, LO र LOCC स्ट्याबिलाइजरहरू लामो-दूरीका गेटबाट प्रभावित नभएका नोडहरूका लागि ड्रप गरिएको किनारा बेन्चमार्कको जस्तै गुणस्तरको हुन्छन् (Fig. )। लामो-दूरीका गेटहरूले प्रभावित भएका स्ट्याबिलाइजरहरूसँग ड्रप गरिएको किनारा बेन्चमार्कको तुलनामा त्रुटिमा ठूलो कमी आएको छ। नोड स्ट्याबिलाइजरहरूमा निरपेक्ष त्रुटिहरूको योग ∑ ∈ ∣ − 1∣, ड्रप गरिएको किनारा बेन्चमार्क, 3 3c i V Si
