Auteurs : Neereja Sundaresan Theodore J. Yoder Youngseok Kim Muyuan Li Edward H. Chen Grace Harper Ted Thorbeck Andrew W. Cross Antonio D. Córcoles Maika Takita Résumé La correction d'erreurs quantiques offre une voie prometteuse pour effectuer des calculs quantiques de haute fidélité. Bien que les exécutions entièrement tolérantes aux fautes des algorithmes restent irréalisées, les récentes améliorations de l'électronique de contrôle et du matériel quantique permettent des démonstrations de plus en plus avancées des opérations nécessaires à la correction d'erreurs. Ici, nous effectuons une correction d'erreurs quantiques sur des qubits supraconducteurs connectés dans un réseau en nid d'abeille. Nous encodons un qubit logique de distance trois et effectuons plusieurs cycles de mesures de syndrome tolérantes aux fautes qui permettent la correction de toute faute unique dans le circuit. En utilisant un retour d'information en temps réel, nous réinitialisons les qubits de syndrome et de drapeau de manière conditionnelle après chaque cycle d'extraction de syndrome. Nous rapportons une erreur logique dépendante du décodeur, avec une erreur logique moyenne par mesure de syndrome dans la base Z(X) de ~0,040 (~0,088) et ~0,037 (~0,087) pour les décodeurs d'appariement et de vraisemblance maximale, respectivement, sur des données post-sélectionnées de fuite. Introduction Les résultats des calculs quantiques peuvent être défectueux, en pratique, en raison du bruit dans le matériel. Pour éliminer les fautes résultantes, les codes de correction d'erreurs quantiques (QEC) peuvent être utilisés pour encoder l'information quantique dans des degrés de liberté logiques protégés, puis, en corrigeant les fautes plus rapidement qu'elles ne s'accumulent, permettre des calculs tolérants aux fautes (FT). Une exécution complète de la QEC nécessitera probablement : la préparation d'états logiques ; la réalisation d'un ensemble universel de portes logiques, ce qui peut nécessiter la préparation d'états magiques ; des mesures répétées de syndromes ; et le décodage des syndromes pour corriger les erreurs. Si elles réussissent, les taux d'erreur logiques résultants devraient être inférieurs aux taux d'erreur physiques sous-jacents, et diminuer avec l'augmentation des distances de code jusqu'à des valeurs négligeables. Le choix d'un code QEC nécessite de prendre en compte le matériel sous-jacent et ses propriétés de bruit. Pour un réseau en nid d'abeille de qubits, les codes QEC de sous-système sont attrayants car ils sont bien adaptés aux qubits avec des connectivités réduites. D'autres codes se sont révélés prometteurs en raison de leur seuil relativement élevé pour le FT ou de leur grand nombre de portes logiques transversales. Bien que leur surcoût spatial et temporel puisse constituer un obstacle important à la scalabilité, il existe des approches encourageantes pour réduire les ressources les plus coûteuses en exploitant une certaine forme d'atténuation des erreurs. Dans le processus de décodage, la correction réussie dépend non seulement des performances du matériel quantique, mais aussi de la mise en œuvre de l'électronique de contrôle utilisée pour acquérir et traiter les informations classiques obtenues à partir des mesures de syndrome. Dans notre cas, l'initialisation des qubits de syndrome et de drapeau via un retour d'information en temps réel entre les cycles de mesure peut aider à atténuer les erreurs. Au niveau du décodage, bien que certains protocoles existent pour effectuer la QEC de manière asynchrone dans un formalisme FT, le taux auquel les syndromes d'erreur sont reçus doit être proportionnel à leur temps de traitement classique pour éviter un retard croissant de données de syndrome. De plus, certains protocoles, comme l'utilisation d'un état magique pour une porte T logique, nécessitent l'application d'un retour d'information en temps réel. Ainsi, la vision à long terme de la QEC ne gravite pas autour d'un seul objectif ultime, mais doit être considérée comme un continuum de tâches profondément interdépendantes. Le chemin expérimental dans le développement de cette technologie comprendra d'abord la démonstration de ces tâches isolément, puis leur combinaison progressive plus tard, tout en améliorant continuellement leurs métriques associées. Une partie de ces progrès se reflète dans de nombreuses avancées récentes sur les systèmes quantiques à travers différentes plateformes physiques, qui ont démontré ou approximé plusieurs aspects des desiderata pour l'informatique quantique FT. En particulier, la préparation d'états logiques FT a été démontrée sur des ions, des spins nucléaires dans le diamant et des qubits supraconducteurs. Des cycles répétés d'extraction de syndrome ont été montrés sur des qubits supraconducteurs dans de petits codes de détection d'erreurs, y compris la correction d'erreurs partielle ainsi qu'un ensemble universel (bien que non FT) de portes à un qubit. Une démonstration FT d'un ensemble de portes universelles sur deux qubits logiques a été récemment rapportée sur des ions. Dans le domaine de la correction d'erreurs, il y a eu des réalisations récentes du code de surface de distance 3 sur des qubits supraconducteurs avec décodage et post-sélection, ainsi qu'une implémentation FT d'une mémoire quantique dynamiquement protégée utilisant le code couleur et la préparation, opération et mesure d'état FT, y compris ses stabilisateurs, d'un état logique dans le code Bacon-Shor sur des ions. Ici, nous combinons la capacité de retour d'information en temps réel sur un système de qubits supraconducteurs avec un protocole de décodage de vraisemblance maximale jusqu'alors inexploré expérimentalement afin d'améliorer la survivabilité des états logiques. Nous démontrons ces outils dans le cadre de l'opération FT d'un code de sous-système, le code en nid d'abeille, sur un processeur quantique supraconducteur. Essentiels pour rendre notre implémentation de ce code tolérante aux fautes sont les qubits de drapeau qui, lorsqu'ils sont trouvés non nuls, alertent le décodeur des erreurs de circuit. En réinitialisant conditionnellement les qubits de drapeau et de syndrome après chaque cycle de mesure de syndrome, nous protégeons notre système contre les erreurs provenant de l'asymétrie du bruit inhérente à la relaxation d'énergie. Nous exploitons en outre des stratégies de décodage récemment décrites et étendons les idées de décodage pour inclure des concepts de vraisemblance maximale. Résultats Le code en nid d'abeille et les circuits multi-cycles Le code en nid d'abeille que nous considérons est un code à = 9 qubits encodant = 1 qubit logique de distance = 3. Les groupes de jauges Z et X (voir Fig. 1a) et les groupes de stabilisateurs sont générés par n k d Les groupes de stabilisateurs S sont les centres des groupes de jauges respectifs. Cela signifie que les stabilisateurs, en tant que produits d'opérateurs de jauge, peuvent être déduits de mesures des seuls opérateurs de jauge. Les opérateurs logiques peuvent être choisis comme XL = X1X2X3 et ZL = Z1Z3Z7. Opérateurs de jauge Z (bleu) et X (rouge) (équations (1) et (2)) mappés sur les 23 qubits requis avec le code en nid d'abeille de distance 3. Les qubits de code (Q1 - Q9) sont représentés en jaune, les qubits de syndrome (Q17, Q19, Q20, Q22) utilisés pour les stabilisateurs Z en bleu, et les qubits de drapeau et les syndromes utilisés pour les stabilisateurs X en blanc. L'ordre et la direction des portes CX appliquées dans chaque sous-section (0 à 4) sont indiqués par les flèches numérotées. Diagramme de circuit d'un cycle de mesure de syndrome, incluant les stabilisateurs X et Z. Le diagramme de circuit illustre la parallélisation permise des opérations de porte : celles situées dans les limites définies par les barrières de planification (lignes verticales pointillées grises). Comme la durée de chaque porte à deux qubits diffère, la planification finale des portes est déterminée par un passage de transpilation de circuit standard "aussi tard que possible", après quoi un découplage dynamique est ajouté aux qubits de données lorsque le temps le permet. Les opérations de mesure et de réinitialisation sont isolées des autres opérations de porte par des barrières pour permettre l'ajout d'un découplage dynamique uniforme aux qubits de données inactifs. Graphes de décodage pour trois cycles de mesures de stabilisateurs Z (c) et X (d) avec un bruit au niveau du circuit permettent la correction des erreurs X et Z, respectivement. Les nœuds bleus et rouges dans les graphes correspondent aux syndromes de différence, tandis que les nœuds noirs sont la frontière. Les arêtes encodent diverses façons dont les erreurs peuvent se produire dans le circuit, comme décrit dans le texte. Les nœuds sont étiquetés par le type de mesure de stabilisateur (Z ou X), ainsi que par un indice numérotant le stabilisateur, et des exposants dénotant le cycle. Les arêtes noires, résultant d'erreurs de Pauli Y sur les qubits de code (et donc de taille 2), relient les deux graphes dans c et d, mais ne sont pas utilisées dans le décodeur d'appariement. Les hyperarêtes de taille 4, qui ne sont pas utilisées par l'appariement, mais sont utilisées dans le décodeur de vraisemblance maximale. Les couleurs sont juste pour la clarté. Le décalage temporel de chacun dans le temps d'un cycle donne également une hyperarête valide (avec quelques variations aux frontières temporelles). Les hyperarêtes de taille 3 ne sont pas non plus représentées. a b e f Ici, nous nous concentrons sur un circuit FT particulier, nombre de nos techniques peuvent être utilisées plus généralement avec différents codes et circuits. Deux sous-circuits, montrés dans la Fig. 1b, sont construits pour mesurer les opérateurs de jauge X et Z. Le circuit de mesure de jauge Z acquiert également des informations utiles en mesurant les qubits de drapeau. Nous préparons les états de code dans l'état logique |+⟩ (|0⟩) en préparant d'abord neuf qubits dans l'état |+⟩ (|0⟩) et en mesurant la jauge X (jauge Z). Nous effectuons ensuite r cycles de mesure de syndrome, où un cycle consiste en une mesure de jauge Z suivie d'une mesure de jauge X (respectivement, jauge X suivie d'une mesure de jauge Z). Enfin, nous lisons tous les neuf qubits de code dans la base Z (X). Nous effectuons les mêmes expériences pour les états logiques initiaux |+⟩ et |+⟩ également, simplement en initialisant les neuf qubits dans |+⟩ et |+⟩ à la place. Algorithmes de décodage Dans le contexte de l'informatique quantique FT, un décodeur est un algorithme qui prend en entrée des mesures de syndrome d'un code correcteur d'erreurs et produit une correction des qubits ou des données de mesure. Dans cette section, nous décrivons deux algorithmes de décodage : le décodage par appariement parfait et le décodage par vraisemblance maximale. L'hypergraphe de décodage est une description concise des informations recueillies par un circuit FT et mises à la disposition d'un algorithme de décodage. Il se compose d'un ensemble de sommets, ou événements sensibles aux erreurs, V, et d'un ensemble d'hyperarêtes E, qui encodent les corrélations entre les événements causés par des erreurs dans le circuit. La Figure 1c-f représente des parties de l'hypergraphe de décodage pour notre expérience. La construction d'un hypergraphe de décodage pour les circuits de stabilisateurs avec bruit de Pauli peut être réalisée à l'aide de simulations standard de Gottesman-Knill ou de techniques similaires de traçage de Pauli. Premièrement, un événement sensible aux erreurs est créé pour chaque mesure qui est déterministe dans le circuit sans erreur. Une mesure déterministe M est toute mesure dont le résultat m ∈ {0, 1} peut être prédit en ajoutant modulo deux les résultats de mesure d'un ensemble S d'anciennes mesures. C'est-à-dire, pour un circuit sans erreur, m = ⊕_{Mi ∈ S} mi, où l'ensemble S peut être trouvé par simulation du circuit. Définir la valeur de l'événement sensible aux erreurs à m − FM(mod2), qui est zéro (également appelé trivial) en l'absence d'erreurs. Ainsi, l'observation d'un événement sensible aux erreurs non nul (également appelé non trivial) implique que le circuit a subi au moins une erreur. Dans nos circuits, les événements sensibles aux erreurs sont soit des mesures de qubits de drapeau, soit la différence de mesures ultérieures du même stabilisateur (également parfois appelés syndromes de différence). Ensuite, des hyperarêtes sont ajoutées en considérant les fautes du circuit. Notre modèle contient une probabilité de faute pC pour chacun de plusieurs composants du circuit. Ici, nous distinguons l'opération d'identité id sur les qubits pendant un temps où d'autres qubits subissent des portes unitaires, de l'opération d'identité idm sur les qubits lorsque d'autres subissent une mesure et une réinitialisation. Nous réinitialisons les qubits après qu'ils ont été mesurés, tandis que nous initialisons les qubits qui n'ont pas encore été utilisés dans l'expérience. Enfin, cx est la porte controlled-not, h est la porte Hadamard, et x, y, z sont des portes de Pauli. (voir Méthodes "IBM_Peekskill et détails expérimentaux" pour plus de détails). Les valeurs numériques de pC sont listées dans les Méthodes "IBM_Peekskill et détails expérimentaux". Notre modèle d'erreur est un bruit de dépolarisation de circuit. Pour les erreurs d'initialisation et de réinitialisation, un Pauli X est appliqué avec les probabilités respectives pinit et presest après la préparation de l'état idéal. Pour les erreurs de mesure, un Pauli X est appliqué avec une probabilité $p_m$ avant la mesure idéale. Une porte unitaire à un qubit (porte à deux qubits) C subit avec une probabilité pC l'une des trois (quinze) erreurs de Pauli non identitaires suivant la porte idéale. Il y a une chance égale que l'une des trois (quinze) erreurs de Pauli se produise. Lorsqu'une seule faute se produit dans le circuit, elle provoque la non-trivialité d'un sous-ensemble d'événements sensibles aux erreurs. Cet ensemble d'événements sensibles aux erreurs devient une hyperarête. L'ensemble de toutes les hyperarêtes est E. Deux fautes différentes peuvent conduire à la même hyperarête, de sorte que chaque hyperarête peut être vue comme représentant un ensemble de fautes, chacune d'elles causant individuellement la non-trivialité des événements dans l'hyperarête. Associée à chaque hyperarête, il y a une probabilité, qui, au premier ordre, est la somme des probabilités des fautes de l'ensemble. Une faute peut également entraîner une erreur qui, propagée jusqu'à la fin du circuit, anti-commute avec un ou plusieurs des opérateurs logiques du code, nécessitant une correction logique. Nous supposons par généralité que le code a k qubits logiques et une base de 2k opérateurs logiques, mais notons que k = 1 pour le code en nid d'abeille utilisé dans l'expérience. Nous pouvons suivre quels opérateurs logiques anti-commutent avec l'erreur en utilisant un vecteur de {0, 1}2k. Ainsi, chaque hyperarête h est également étiquetée par l'un de ces vecteurs vh ∈ {0, 1}2k, appelé étiquette logique. Notez que si la distance du code est au moins trois, chaque hyperarête a une étiquette logique unique. Enfin, nous notons qu'un algorithme de décodage peut choisir de simplifier l'hypergraphe de décodage de diverses manières. Une façon que nous employons toujours ici est le processus de déflagage. Les mesures de drapeau des qubits 16, 18, 21, 23 sont simplement ignorées sans aucune correction appliquée. Si le drapeau 11 est non trivial et le 12 trivial, appliquer Z à 2. Si le 12 est non trivial et le 11 trivial, appliquer Z au qubit 6. Si le drapeau 13 est non trivial et le 14 trivial, appliquer Z au qubit 4. Si le 14 est non trivial et le 13 trivial, appliquer Z au qubit 8. Voir réf. pour les détails sur pourquoi cela est suffisant pour la tolérance aux fautes. Cela signifie qu'au lieu d'inclure directement les événements sensibles aux erreurs des mesures de qubits de drapeau, nous pré-traitons les données en utilisant les informations du drapeau pour appliquer des corrections virtuelles de Pauli Z et ajuster les événements sensibles aux erreurs ultérieurs en conséquence. Les hyperarêtes pour l'hypergraphe déflagé peuvent être trouvées par simulation de stabilisateur incorporant les corrections Z. Soit r le nombre de cycles. Après le déflagage, la taille de l'ensemble V pour les expériences en base Z (resp. X) est |V| = 6r + 2 (resp. 6r + 4), en raison de la mesure de six stabilisateurs par cycle et de deux (resp. quatre) stabilisateurs d'erreur initiaux après la préparation de l'état. La taille de E est de même |E| = 60r − 13 (resp. 60r − 1) pour r > 0. En considérant séparément les erreurs X et Z, le problème de trouver une correction d'erreur de poids minimum pour le code de surface peut être réduit à la recherche d'un appariement parfait de poids minimum dans un graphe. Les décodeurs d'appariement continuent d'être étudiés en raison de leur praticité et de leur large applicabilité. Dans cette section, nous décrivons le décodeur d'appariement pour notre code en nid d'abeille de distance 3. Les graphes de décodage, un pour les erreurs X (Fig. 1c) et un pour les erreurs Z (Fig. 1d), pour l'appariement parfait de poids minimum sont en fait des sous-graphes de l'hypergraphe de décodage dans la section précédente. Concentrons-nous ici sur le graphe pour la correction des erreurs X, car le graphe des erreurs Z est analogue. Dans ce cas, à partir de l'hypergraphe de décodage, nous conservons les nœuds VZ correspondant aux mesures de stabilisateurs Z (la différence des mesures ultérieures) et les arêtes (c'est-à-dire les hyperarêtes de taille deux) entre eux. De plus, un sommet de frontière b est créé, et les hyperarêtes de taille un de la forme {v} avec v ∈ VZ, sont représentées en incluant des arêtes {v, b}. Toutes les arêtes du graphe d'erreurs X héritent des probabilités et des étiquettes logiques de leurs hyperarêtes correspondantes (voir Tableau 1 pour les données des arêtes d'erreurs X et Z pour l'expérience de 2 cycles). Un algorithme d'appariement parfait prend un graphe avec des arêtes pondérées et un ensemble de nœuds mis en évidence de taille paire, et retourne un ensemble d'arêtes dans le graphe qui relie tous les nœuds mis en évidence par paires et a un poids total minimum parmi tous les ensembles d'arêtes de ce type. Dans notre cas, les nœuds mis en évidence sont les événements sensibles aux erreurs non triviaux (s'il y en a un nombre impair, le nœud de frontière est également mis en évidence), et les poids des arêtes sont soit choisis pour être tous égaux à un (méthode uniforme), soit définis comme $w_e = -\log(p_e)$, où $p_e$ est la probabilité de l'arête (méthode analytique). Ce dernier choix signifie que le poids total d'un ensemble d'arêtes est égal au log-vraisemblance de cet ensemble, et l'appariement parfait de poids minimum essaie de maximiser cette vraisemblance sur les arêtes du graphe. Étant donné un appariement parfait de poids minimum, on peut utiliser les étiquettes logiques des arêtes de l'appariement pour décider d'une correction de l'état logique. Alternativement, le graphe d'erreurs X (erreurs Z) pour le décodeur d'appariement est tel que chaque arête peut être associée à un qubit de code (ou une erreur de mesure), de sorte qu'inclure une arête dans l'appariement implique qu'une correction X (Z) doit être appliquée au qubit correspondant. Le décodage par vraisemblance maximale (MLD) est une méthode optimale, bien que non évolutive, pour décoder les codes correcteurs d'erreurs quantiques. Dans sa conception originale, le MLD était appliqué à des modèles de bruit phénoménologiques où les erreurs se produisent juste avant que les syndromes ne soient mesurés. Cela ignore bien sûr le cas plus réaliste où les erreurs peuvent se propager à travers le circuit de mesure de syndrome. Plus récemment, le MLD a été étendu pour inclure le bruit de circuit. Ici, nous décrivons comment le MLD corrige le bruit de circuit en utilisant l'hypergraphe de décodage. Le MLD déduit la correction logique la plus probable étant donné une observation des événements sensibles aux erreurs. Ceci est fait en calculant la distribution de probabilité Pr[β, γ], où β représente les événements sensibles aux erreurs et γ représente une correction logique. Nous pouvons calculer Pr[β, γ] en incluant chaque hyperarête de l'hypergraphe de décodage, Fig. 1c-f, en commençant par la distribution sans erreur, c'est-à-dire Pr[0^|V|, 0^2^k] = 1. Si l'hyperarête h a une probabilité ph de se produire, indépendamment de toute autre hyperarête, nous incluons h en effectuant la mise à jour où $ \beta_h $ est juste une représentation vectorielle binaire de l'hyperarête. Cette mise à jour doit être appliquée une fois pour chaque hyperarête dans E. Une fois Pr[β, γ] calculé, nous pouvons l'utiliser pour déduire la meilleure correction logique. Si $ \beta^* $ est observé lors d'une exécution de l'expérience, indique comment les mesures des opérateurs logiques doivent être corrigées. Pour plus de détails sur les implémentations spécifiques du MLD, se référer aux Méthodes "Implémentations de vraisemblance maximale". Réalisation expérimentale Pour cette démonstration, nous utilisons ibm_peekskill v2.0.0, un processeur IBM Quantum Falcon à 27 qubits dont la carte de couplage permet un code en nid d'abeille de distance 3, voir Fig. 1. Le temps total pour la mesure des qubits et la réinitialisation conditionnelle en temps réel qui suit, pour chaque cycle, prend 768 ns et est le même pour tous les qubits. Toutes les mesures de syndrome et les réinitialisations se produisent simultanément pour de meilleures performances. Une simple séquence de découplage dynamique Xπ-Xπ est ajoutée à tous les qubits de code pendant leurs périodes d'inactivité respectives. La fuite des qubits est une raison importante pour laquelle le modèle d'erreur de dépolarisation de Pauli supposé par la conception du décodeur pourrait être inexact. Dans certains cas, nous pouvons détecter si un qubit a fui hors de l'espace de calcul au moment où il est mesuré (voir Méthodes "Méthode de post-sélection" pour plus d'informations sur la méthode de post-sélection et ses limitations). En utilisant cela, nous pouvons post-sélectionner les exécutions de l'expérience lorsque la fuite n'a pas été détectée, similaire à la réf.. Dans la Fig. 2a, nous initialisons l'état logique |0⟩ (|0⟩) et appliquons r cycles de mesure de syndrome, où un cycle comprend des stabilisateurs X et Z (temps total d'environ 5,3 μs par cycle, Fig. 1b). En utilisant le décodage analytique par appariement parfait sur l'ensemble complet des données (500 000 tirs par exécution), nous extrayons les erreurs logiques dans la Fig. 2a, triangles rouges (bleus). Les détails des paramètres optimisés utilisés dans le décodage analytique par appariement parfait se trouvent dans les Méthodes "IBM_Peekskill et détails expérimentaux". En ajustant les courbes de décroissance complètes (équation (14)) jusqu'à 10 cycles, nous extrayons une erreur logique par cycle sans post-sélection dans la Fig. 2b de 0,059(2) (0,058(3)) pour |0⟩ (|0⟩) et 0,113(5) (0,107(4)) pour |+⟩ (|⟩), respectivement. Erreur logique en fonction du nombre de cycles de mesure de syndrome r, où un cycle comprend une mesure de stabilisateur Z et une mesure de stabilisateur X. Les triangles pointant vers la droite bleus (triangles rouges) indiquent les erreurs logiques obtenues en utilisant le décodage analytique par appariement sur les données expérimentales brutes pour les états |0⟩ (|0⟩). Les carrés bleu clair (cercles rouge clair) indiquent ceux pour |+⟩ (|⟩) avec la même méthode de décodage mais en utilisant des données expérimentales post-sélectionnées de fuite. Les barres d'erreur indiquent l'erreur d'échantillonnage de chaque exécution (500 000 tirs pour les données brutes, nombre variable de tirs pour les données post-sélectionnées). Les lignes pointillées ajustées donnent l'erreur par cycle tracée dans b. L'application de la même méthode de décodage sur des données post-sélectionnées de fuite montre une réduction substantielle de l'erreur globale pour les quatre états logiques. Voir Méthodes "Méthode de post-sélection" pour les détails sur la post-sélection. Les taux de rejet ajustés par cycle pour |0⟩, |⟩, |+⟩, |⟩ sont de 4,91 %, 4,64 %, 4,37 % et 4,89 %, respectivement. Les barres d'erreur indiquent un écart type sur le taux ajusté. , En utilisant des données post-sélectionnées, nous comparons l'erreur logique obtenue avec les quatre décodeurs : appariement uniforme (rose), appariement analytique (vert), appariement analytique avec information douce (gris) et vraisemblance maximale (bleu). (Voir Fig. 6 pour |⟩ et |⟩). Les taux ajustés en pointillés présentés dans e, f. Les barres d'erreur indiquent l'erreur d'échantillonnage. , Comparaison de l'erreur par cycle ajustée pour les quatre états logiques en utilisant les décodeurs appariement uniforme (rose), appariement analytique (vert), appariement analytique avec information douce (gris) et vraisemblance maximale (bleu) sur des données post-sélectionnées de fuite. Les barres d'erreur représentent un écart type sur le taux ajusté. a b c d e f L'application de la même méthode de décodage sur des données post-sélectionnées de fuite réduit les erreurs logiques dans la Fig. 2a, et conduit à des taux d'erreur ajustés de 0,041(1) (0,044(4)) pour |0⟩ (|0⟩) et 0,088(3) (0,085(3)) pour |+⟩ (|⟩) comme montré dans la Fig. 2b. Les taux de rejet par cycle issus de la post-sélection pour |0⟩, |⟩, |⟩, et |⟩ sont respectivement de 4,91 %, 4,64 %, 4,37 % et 4,89 %. Voir Méthodes "Méthode de post-sélection" pour les détails. Dans la Fig. 2c-f, nous comparons l'erreur logique pour chaque cycle et l'erreur logique extraite par cycle obtenues à partir des ensembles de données post-sélectionnées en utilisant les trois décodeurs décrits précédemment dans la section "Algorithmes de décodage". Nous incluons également une version du décodeur analytique qui exploite l'information douce, qui est décrite dans les Méthodes "Décodage par information douce". Nous observons (voir Fig. 2e, f) une amélioration constante du décodage en passant de l'appariement uniforme (rose), à l'appariement analytique (vert), à l'appariement analytique avec information douce, à la vraisemblance maximale (gris), bien que cela soit beaucoup moins significatif pour les états logiques en base X. Une comparaison quantitative entre les trois décodeurs pour les quatre états logiques à r = 2 cycles est fournie dans les Méthodes "Erreur logique à r = 2 cycles". Il y a au moins trois raisons pour lesquelles les états en base X performent moins bien que ceux en base Z. La première est l'asymétrie naturelle des circuits. La plus grande profondeur requise pour mesurer les stabilisateurs Z entraîne plus de temps pendant lequel les erreurs Z sur les qubits de données peuvent s'accumuler sans être détectées. Ceci est étayé par des simulations, comme celles de, qui utilise un décodeur différent, et ici dans les Méthodes "Détails de simulation", qui montrent une performance plus faible de la base X pour ce code d=3. Deuxièmement, les choix faits dans le décodage, en particulier l'étape de déflagage, peuvent exacerber l'asymétrie en convertissant essentiellement les erreurs de mesure et de réinitialisation en erreurs Z sur les qubits de données. Cela conduit à un taux d'erreur Z effectif élevé qui ne peut pas être beaucoup amélioré, même par le décodage par vraisemblance maximale. En revanche, si nous ne déflagons que le premier cycle de mesures, l'erreur logique du décodeur de vraisemblance maximale sur l'expérience à r = 2 cycles, |⟩, diminue d'environ 2,8 % pour atteindre 18,02(7) %. Le décodage par drapeau comme celui-ci devient long pour des nombres de cycles plus importants, car l'ajout de nœuds de drapeau à l'hypergraphe de décodage augmente considérablement sa taille. Enfin, les décodeurs ne sont aussi bons que notre modèle du bruit expérimental. Les sources de bruit non dépolarisantes telles que les erreurs ZZ spectatrices, que nous savons présentes, ne sont pas modélisées par aucun de nos décodeurs et affecteront plus défavorablement les états en base X. Une estimation plus précise et l'inclusion de ce bruit expérimental et de ses implications pour la tolérance aux fautes est un sujet important pour des recherches ultérieures. Discussion Les résultats présentés dans ce travail soulignent l'importance du progrès conjoint du matériel quantique, tant en taille qu'en qualité, et du traitement de l'information classique, à la fois simultané à l'exécution du circuit et
