```html 作者： Sergey Bravyi Andrew W. Cross Jay M. Gambetta Dmitri Maslov Patrick Rall Theodore J. Yoder 摘要 物理错误的累积 [1,2,3] 阻碍了当前量子计算机上大规模算法的执行。量子纠错 [4] 通过将 个逻辑量子比特编码到更多的物理量子比特 上来提供解决方案，从而抑制物理错误，使其能够以可容忍的保真度运行所需的计算。一旦物理错误率低于某个阈值，量子纠错就能变得切实可行，该阈值取决于量子码、综合测量电路和解码算法的选择 [5]。我们提出了一种端到端的量子纠错协议，该协议基于一系列低密度奇偶校验码 [6] 实现容错内存。我们的方法在标准的基于电路的噪声模型下实现了 0.7% 的错误阈值，与表面码 [7,8,9,10]（该码在过去 20 年中一直是错误阈值方面的领先代码）相当。我们家族中长度为 的码的综合测量周期需要 个辅助量子比特和一个深度为 8 的电路，其中包含 CNOT 门、量子比特初始化和测量。所需的量子比特连通性是一个由两个边不相交的平面子图组成的度为 6 的图。特别是，我们表明，在假设物理错误率为 0.1% 的情况下，使用总共 288 个物理量子比特可以保留 12 个逻辑量子比特近 100 万个综合周期，而表面码需要近 3000 个物理量子比特才能实现所述性能。我们的发现使近期的量子处理器能够实现低开销的容错量子内存。 k n n n 正文 量子计算因其能够提供比已知最佳经典算法 [5] 更快的渐近解决方案而吸引了人们的注意。人们相信，一台功能齐全的可扩展量子计算机可能有助于解决科学发现、材料研究、化学和药物设计等领域中的计算问题 [11,12,13,14]。 构建量子计算机的主要障碍是量子信息的脆弱性，这归因于影响它的各种噪声源。由于隔离量子计算机免受外部影响和控制它以执行所需计算是相互冲突的，因此噪声似乎是不可避免的。噪声源包括量子比特的缺陷、使用的材料、控制设备、状态制备和测量错误，以及各种外部因素，从局部的、人为的（如杂散电磁场）到宇宙固有的（如宇宙射线）。有关摘要，请参阅参考文献 [15]。虽然一些噪声源可以通过更好的控制 [16]、材料 [17] 和屏蔽 [18,19,20] 来消除，但其他一些噪声源似乎很难甚至不可能消除。最后一类可能包括离子阱中的自发和受激发射 [1,2]，以及超导电路中与浴的相互作用（Purcell 效应）[3]——这涵盖了两种领先的量子技术。因此，纠错成为构建功能齐全的可扩展量子计算机的关键要求。 量子容错的可能性已经得到充分证实 [4]。将逻辑量子比特冗余地编码到许多物理量子比特中，可以使人们能够通过反复测量奇偶校验算子的综合值来诊断和纠正错误。然而，只有当硬件错误率低于某个阈值时，纠错才是有益的，该阈值取决于特定的纠错协议。最早的量子纠错方案，例如串联码 [21,22,23]，侧重于证明纠错的理论可能性。随着对量子纠错和量子技术能力的理解的成熟，重点转移到寻找实用的量子纠错协议。这导致了表面码 [7,8,9,10] 的发展，该码提供了接近 1% 的高错误阈值，具有快速的解码算法，并与依赖二维（2D）方形格子量子比特连通性的现有量子处理器兼容。几个小组已经通过实验演示了具有单个逻辑量子比特的表面码的小型示例 [24,25,26,27,28]。然而，由于其编码效率低下，将表面码扩展到 100 个或更多逻辑量子比特将是成本高昂的。这激发了人们对更通用的量子码，即低密度奇偶校验（LDPC）码 [6] 的兴趣。对 LDPC 码的研究进展表明，它们可以实现具有更高编码效率的量子容错 [29]。在这里，我们专注于 LDPC 码的研究，因为我们的目标是找到在给定量子计算技术的限制下，既高效又能在实践中演示的量子纠错码和协议。 当奇偶校验算子的作用仅限于少量量子比特，并且每个量子比特仅参与少数奇偶校验时，量子纠错码就是 LDPC 类型。最近提出了几种 LDPC 码的变体，包括双曲表面码 [30,31,32]、超图乘积 [33]、平衡乘积码 [34]、基于有限群的两块码 [35,36,37,38] 和量子 Tanner 码 [39,40]。后者已被证明 [39,40] 在提供恒定的编码率和线性距离（量化可纠正错误数量的参数）方面是渐近“良好”的。相比之下，表面码具有渐近为零的编码率和仅为平方根的距离。用高率、高距离的 LDPC 码替换表面码可能具有重大的实际意义。首先，容错开销（物理量子比特与逻辑量子比特的数量之比）可以显着降低。其次，高距离码显示出逻辑错误率急剧下降：当物理错误概率越过阈值时，即使物理错误率略有降低，该码实现的错误抑制量也可以增加几个数量级。这一特性使高距离 LDPC 码对于可能在接近阈值的近距离演示特别有吸引力。然而，人们曾认为，要克服具有包括内存、门和状态制备和测量错误在内的实际噪声模型的表面码，可能需要非常大的 LDPC 码，其中物理量子比特超过 10,000 个 [31]。 在此，我们提出了几种具体的低开销、高率 LDPC 码的例子，这些码包含数百个物理量子比特，并配备了低深度综合测量电路、高效解码算法和用于寻址单个逻辑量子比特的容错协议。这些码的错误阈值接近 0.7%，在接近阈值的区域表现出色，并且与表面码相比，编码开销降低了 10 倍。实现我们的纠错协议所需的硬件要求相对温和，因为每个物理量子比特仅通过双量子比特门与六个其他量子比特耦合。尽管量子比特连通性图无法嵌入到 2D 网格中，但它可以分解为两个平面子图。正如我们下面将要讨论的，这种量子比特连通性非常适合基于超导量子比特的架构。 我们的码是 MacKay 等人 [41] 提出的自行车码的推广，并在参考文献 [35,36,42] 中进行了更深入的研究。我们将我们的码命名为双变量自行车（BB）码，因为它们基于双变量多项式，具体细节请参见“方法”部分。这些是 Calderbank–Shor–Steane (CSS) 型 [43,44] 的稳定码，可以通过由 Pauli 和 组成的六量子比特奇偶校验（稳定）算子集合来描述。总的来说，BB 码与二维环码 [7] 类似。特别是，BB 码的物理量子比特可以布置在具有周期性边界条件的二维网格上，使得所有奇偶校验算子都可以通过在网格上应用水平和垂直移位从一对 和 奇偶校验中获得。然而，与环码描述的异形和顶点稳定子不同，BB 码的奇偶校验算子在几何上不是局部的。此外，每个奇偶校验作用于六个量子比特而不是四个量子比特。我们将用一个 Tanner 图 来描述该码，其中 的每个顶点代表一个数据量子比特或一个奇偶校验算子。如果第 个奇偶校验算子非平凡地作用于第 个数据量子比特（通过应用 Pauli 或 ），则奇偶校验顶点 和数据顶点 通过一条边连接。请参阅图 1a、b 了解表面码和 BB 码的示例 Tanner 图。任何 BB 码的 Tanner 图具有度为 6 的顶点和厚度 [29] 为 2，这意味着它可以分解为两个边不相交的平面子图（方法）。厚度为 2 的量子比特连通性非常适合通过微波谐振器耦合的超导量子比特。例如，两个平面的耦合器层及其控制线可以连接到托管量子比特的芯片的顶部和底部，然后将两面进行匹配。 X Z X Z G G i j X Z i j ，表面码的 Tanner 图，用于比较。 ，嵌入到环面中的参数为 [[144, 12, 12]] 的 BB 码的 Tanner 图。Tanner 图的任何边都连接一个数据顶点和一个奇偶校验顶点。与寄存器 ( ) 和 ( ) 相关的数据量子比特分别由蓝色和橙色圆圈表示。每个顶点有六条入射边，包括四条短程边（指向北、南、东和西）和两条长程边。为避免混乱，我们只显示几条长程边。虚线和实线边表示跨越 Tanner 图的两个平面子图，请参阅方法。 ，根据参考文献 [50] 扩展 Tanner 图以测量 和 的示意图，连接到表面码。与 测量相关的辅助变量可以连接到表面码，通过量子隐形传态和一些逻辑单元操作，可以对所有逻辑量子比特进行加载-存储操作。此扩展 Tanner 图也可以在厚度为 2 的架构中实现，通过 A 和 B 边（方法）。 a b q L q R c X Z X 参数为 [[ , , ]] 的 BB 码将 个逻辑量子比特编码到 个数据量子比特中，提供码距离 ，意味着任何逻辑错误至少跨越 个数据量子比特。我们将 个数据量子比特分为大小为 /2 的寄存器 ( ) 和 ( )。每个奇偶校验作用于 ( ) 中的三个量子比特和 ( ) 中的三个量子比特。该码依赖于 个辅助奇偶校验量子比特来测量错误综合。我们将 个奇偶校验量子比特分为大小为 /2 的寄存器 ( ) 和 ( )，分别收集 和 类型的综合。总的来说，编码依赖于 2 个物理量子比特。因此，净编码率为 = /(2 )。例如，标准的表面码架构将 = 1 个逻辑量子比特编码到 *2 个数据量子比特中（对于距离为 的码），并使用 - 1 个奇偶校验量子比特进行综合测量。净编码率为 ≈ 1/(2*d^2)，当由于物理错误接近阈值等原因而被迫选择较大的码距离时，这很快变得不切实际。相比之下，BB 码的编码率为 ≫ 1/*d* ，请参阅表 1 的码示例。据我们所知，表 1 中所示的所有码都是新的。距离为 12 的码 [[144, 12, 12]] 可能是近距离演示最有前景的码，因为它结合了较大的距离和高净编码率 = 1/24。相比之下，距离为 11 的表面码的净编码率为 = 1/241。下面，我们表明，对于实验相关的错误率范围，距离为 12 的 BB 码优于距离为 11 的表面码。 n k d k n d d n n q L q R q L q R n n n q X q Z X Z n r k n k d d n r r 2 r r 为了防止错误累积，必须能够足够频繁地测量错误综合。这是通过综合测量电路实现的，该电路通过一系列 CNOT 门将奇偶校验算子的支持中的数据量子比特与相应的辅助量子比特耦合。然后测量奇偶校验量子比特，揭示错误综合的值。实现综合测量电路所需的时间与其深度成正比：即由非重叠 CNOT 层组成的门层数。由于在执行综合测量电路时会不断发生新的错误，因此应最小化其深度。BB 码的完整综合测量周期如图 2 所示。无论码长度如何，综合周期只需要七层 CNOT。奇偶校验量子比特在综合周期的开始和结束时分别进行初始化和测量（有关详细信息，请参阅方法）。该电路尊重基础码的循环移位对称性。 完整的综合测量周期依赖于七层 CNOT。我们提供电路的局部视图，其中只包括来自 ( ) 和 ( ) 寄存器的每个数据量子比特。电路在 Tanner 图的水平和垂直移位下是对称的。每个数据量子比特通过 CNOT 与三个 奇偶校验和三个 奇偶校验量子比特耦合：有关更多详细信息，请参阅方法。 q L q R X Z 完整的纠错协议执行 ≫ 1 次综合测量周期，然后调用解码器：一个经典算法，以测量到的综合为输入，并输出对数据量子比特上最终错误的猜测。如果猜测的错误与实际错误在奇偶校验算子乘积模下一致，则纠错成功。在这种情况下，这两个错误对任何编码（逻辑）状态的作用相同。因此，应用猜测错误的逆运算可以将数据量子比特恢复到初始逻辑状态。否则，如果猜测的错误与实际错误在非平凡逻辑算子上有所不同，则纠错失败，导致逻辑错误。我们的数值实验基于 Panteleev 和 Kalachev [36] 提出的带有有序统计解码器的信念传播（BP-OSD）。原始工作 [36] 描述了 BP-OSD 在玩具噪声模型（仅包含内存错误）下的应用。在这里，我们展示了如何将 BP-OSD 扩展到基于电路的噪声模型，有关详细信息，请参阅补充信息。我们的方法密切遵循参考文献 [45,46,47,48]。 N c 有缺陷的综合测量电路可能包括多种类型的故障操作，例如空闲数据或奇偶校验量子比特上的内存错误、有缺陷的 CNOT 门、量子比特初始化和测量。我们考虑基于电路的噪声模型 [10]，其中每个操作以概率 独立失败。逻辑错误概率 取决于错误率 、综合测量电路的细节以及解码算法。令 ( ) 为执行 次综合周期后的逻辑错误概率。定义逻辑错误率为 = ( ) / 。非正式地， 可以看作是每个综合周期的逻辑错误概率。遵循通用实践，我们为距离为 的码选择 = 。图 3 显示了表 1 中各码实现的逻辑错误率。逻辑错误率是针对 ≥ 10 进行数值计算的，并使用拟合公式（方法）外推到较低的错误率。伪阈值 定义为使 ( ) = 的方程的解。这里 是 个未编码量子比特至少发生一个错误的概率的估计。BB 码提供接近 0.7% 的伪阈值，请参阅表 1，这与表面码 [49] 的错误阈值几乎相同，并超过了作者所知的所有高率 LDPC 码的阈值。 p p L p P L N c N c p L P L N c N c p L d N c d p -3 p 0 p L p k*p k*p k ，BB LDPC 码小样本的逻辑错误率与物理错误率的关系。 （菱形）的数值估计是通过模拟距离为 的码的 次综合周期获得的。由于采样误差，大多数数据点的误差条大致等于 /10。 ，BB LDPC 码 [[144, 12, 12]] 与 12 个逻辑量子比特和距离 ∈ {9, 11, 13, 15} 的表面码之间的比较。距离为 的 12 个逻辑量子比特的表面码具有长度 = 12*d* ，因为每个逻辑量子比特被编码到表面码格的单独 × 块中。 a p L d d p L b d d n 2 d d 例如，假设物理错误率为 = 10 ，这是近距离演示的一个实际目标。使用表 1 中距离为 12 的码对 12 个逻辑量子比特进行编码将提供 2 × 10 的逻辑错误率，这足以在近 100 万个综合周期内保留 12 个逻辑量子比特。此编码所需的总物理量子比特数为 288。表 1 中距离为 18 的码需要 576 个物理量子比特，而将错误率从 10 抑制到 2 × 10 ，可以实现近百亿个综合周期。相比之下，将 12 个逻辑量子比特编码到表面码的单独块中，需要超过 3000 个物理量子比特才能将错误率从 10 抑制到 10 （图 3）。在此示例中，距离为 12 的 BB 码比表面码节省了 10 倍的物理量子比特数。 p -3 -7 -3 -12 -3 -7 要防止错误累积，必须能够足够频繁地测量错误综合。幸运的是，BB LDPC 码具有作为逻辑内存所需的特性。如图 1c 所示，利用 Cohen 等人 [50] 的技术扩展 Tanner 图，可以实现涉及辅助表面码的容错测量操作。这些测量通过量子隐形传态和一些逻辑单元操作，促进了所有逻辑量子比特的容错加载-存储操作。有关详细信息，请参阅补充信息。 我们的工作强调了使用超导量子比特实现新码的关键硬件挑战：(1) 开发厚度为 2 的架构中的低损耗第二层；(2) 开发可以连接到七个连接（六个总线和一个控制线）的量子比特；以及 (3) 开发长距离耦合器。 这些都是难以解决但并非不可能的问题。对于第一个挑战，我们可以想象对为 IBM Quantum Eagle 处理器 [52] 开发的封装 [51] 进行的小改动。最简单的方法是将额外的总线放置在量子比特芯片的另一侧。这将需要开发高质量的衬底贯通孔，这些孔将成为耦合总线的一部分，因此需要大量的微波模拟来确保这些衬底贯通孔能够支持微波传播，同时又不会引入大的不期望的串扰。 第二个挑战是扩展耦合器的数量，从重六边形晶格排列 [53]（四种：三种耦合器和一个控制）扩展到七种。这意味着过去几年在大型量子系统中作为核心门使用的交叉共振门将不再是前进的方向。交叉共振门中的量子比特是不可调谐的，因此对于具有许多连接的大型设备，能量碰撞（不仅是量子比特能级，还有超导 Transmon 的更高能级）的概率会很快趋于一 [54]。然而，通过 IBM Quantum Egret 中已有的以及目前正在为 IBM Quantum Heron 开发的可调谐耦合器 [55,56]，这个问题不再存在，因为量子比特频率可以设计得更远。这种新门也类似于 Google Quantum AI [57] 使用的门，它们已经证明了方形晶格排列是可能的。将耦合图扩展到七个连接需要大量的微波建模；然而，典型的 Transmon 电容约为 60 fF，每个门的电容约为 5 fF，以获得适当的耦合强度到总线，因此在不改变 Transmon 量子比特的长相干时间和稳定性的情况下开发这种耦合图是根本上可行的。 最后一个挑战是最困难的。对于足够短以至于可以使用基本模式的总线，标准电路量子电动力学模型仍然适用。然而，为了演示 144 量子比特码，一些总线会足够长，以至于我们需要进行频率工程。一种实现这一点的方法是使用滤波谐振器，并且在参考文献 [58] 中已演示了原理实验。 总之，我们提供了一个新的视角，说明如何使用近期的量子处理器和少量量子比特开销来实现容错量子内存。尽管这些 LDPC 码在几何上不是局部的，但综合测量所需的量子比特连通性由厚度为 2 的图描述，可以使用两个平面度为 3 的量子比特耦合器层来实现。对于基于超导量子比特的平台来说，这是一个可行的架构解决方案。对基于电路的噪声模型进行的数值模拟表明，在 p ≥ 0.1% 的实践相关错误率范围内，所提出的 LDPC 码与表面码相比具有优势，提供了相同的错误抑制水平，同时量子比特开销减少了 10 倍。与此同时，尚不清楚我们的码示例在极限长码长度下是否能保持高编码率并进行扩展。 方法 码构造 我们首先对 BB 码进行形式化定义。令 和 分别为大小为 ℓ × ℓ 的单位矩阵和循环移位矩阵。 的第 行只有在列 ( mod ℓ) + 1 处有一个非零条目，其值为 1。例如， I ℓ S ℓ S ℓ i i 考虑矩阵 注意 = , = = , 且 = = 。BB 码由一对矩阵定义 xy yx x T x y T y I ℓ m x ℓ y m I ℓ m 其中每个矩阵 和 是 或 的幂。此处及以下，二元矩阵的加法和乘法均按模二进行，除非另有说明。因此，我们也假设 互不相同， 互不相同，以避免项的抵消。例如，可以选择 = + + 和 = + + 。注意 和 在每一行和每一列中恰好有三个非零条目。此外， = ，因为 = 。上述数据定义了一个 BB 量子码 QC( , )，其长度为 = 2ℓ ，奇偶校验矩阵为 A i B j x y A i B j A x 3 y y 2 B y 3 x x 2 A B AB BA xy yx A B n m 这里，竖线表示矩阵水平堆叠， 表示矩阵转置。 和 矩阵的大小均为 ( /2) × 。 的每一行 定义了一个 型奇偶校验算子 。 的每一行 定义了一个 型奇偶校验算子 。任何 和 奇偶校验都对偶数个量子比特重叠（注意， 和 的作用在 2 个量子比特上重叠），因此可以对易。根据构造，QC( , ) 码具有权重为 6 的奇偶校验算子，并且每个量子比特参与六个奇偶校验（三个 型加上三个 型奇偶校验）。因此，QC( , ) 码具有度为 6 的 Tanner 图。我们可以将矩阵 和 视为在变量 和 上的双变量多项式。将 BB 码特化为 = 1 且 = 的情况，得到原始自行车码 [41]，该码基于单变量多项式。同样，BB 码是广义自行车码 [35]、两块群基础码 [37,42] 和多项式基础码 [59] 的特例。给定一个二元矩阵 ，令 N( ) 为其零空间，由所有满足 = 的二元向量 张成。令 RS( ) 为由 的行张成的行空间。 T H X H Z n n H X i X X i H Z j Z Z j X Z X i Z j A B X Z A B A B x y m B A T M M v M 0 v M M 引理 1 码 QC( , ) 的参数为 [[ , , ]]，其中 A B n k d 该码提供相等的 型和 型错误的距离。 X Z 证明依赖于初等线性代数，推迟到补充信息。扩展数据表 1 描述了产生高率、高距离 BB 码示例的多项式 和 ，这些码是通过数值搜索找到的。这包括表 1 中的所有码以及两个更高距离码的示例。据我们所知，所有这些示例都是新的。距离为 12 的码 [[360, 12, ≤24]] 改进了 Panteleev 和 Kalachev 在参考文献 [36] 中找到的权重为 6 的奇偶校验码 [[882, 24, ≤24]]（假设我们的距离上限是紧密的）。事实上，取两个独立的 360 量子比特码的副本，可以得到参数 [[720, 24, ≤24]]。参考文献 [36] 的附录 C 还描述了一个码 [[126, 12, 10]]，其参数与我们的码相似。该码形式为 QC( , )，其中 = 1 + + , = 1 + + , ℓ = 63, = 1。我们注意到，Wang、Lin 和 Pryadko [37,38] 的最新研究描述了与此处考虑的码密切相关的群基础码的示例。参考文献 [37] 中发现的一些权重为 8 的奇偶校验的群基础码在 、 、 参数方面优于我们的权重为 6 的奇偶校验的 BB 码。目前尚不清楚群基础码是否能为基于电路的噪声模型实现类似或更好的错误抑制水平。 A B A B A x 43 x 37 B x 59 x 31 m n k d 在下文中，我们将数据量子比特集划分为 [ ] = ⊕ ，其中 ≔ ( ) 和 ≔ ( ) 是 /2 = ℓ 个数据量子比特的左块和右块。然后，数据量子比特 和 以及奇偶校验 和 可以分别用整数 , , , ∈ {1, 2, 3} 标记，这些整数是矩阵 , 的索引。或者，量子比特和奇偶校验可以分别用 的单项式表示，其中 0 ≤ < ℓ 且 0 ≤ < 。在此顺序下， 标记的量子比特或奇偶校验与 ℓ + 相同，其中 = floor( / )。使用单项式标记， 数据量子比特 是 奇偶校验 和 奇偶校验 的一部分， = 1, 2, 3。类似地， 数据量子比特 是 奇偶校验 和 奇偶校验 的一部分。统一符号将每个量子比特或奇偶校验分配一个标签 ( , )，其中 ∈ { , , , } 表示其类型， 是其单项式标签。（单项式符号不应与本节前面使用的矩阵符号混淆。例如，单项式的乘法，如 ，不同于向量 与矩阵 的乘法）。 n L R L q L R q R n m L R X Z i j g h A B x a y b a b m x a y b a b a i i m L α X A α i Z B α i i R β X B β j Z A β j q T α T L R X Z α B α i α B i 高率 LDPC 码的一个缺点是它们的 Tanner 图可能无法局部嵌入到 2D 网格中 [60,61]。这给使用微波谐振器耦合的超导量子比特的硬件实现带来了挑战。有用的超大规模集成（VLSI）设计概念是图厚度，请参阅参考文献 [29,62] 获取详细信息。如果图 = ( , ) 的边集 可以被划分为 个集合 ⊔ ⊔ … ⊔ = ，使得每个子图 ( , ) 都是平面图，则称图 的厚度为 。非正式地，厚度为 的图可以看作是 个平面图的垂直堆叠。从硬件角度来看，由平面图（厚度 = 1）描述的量子比特连通性是最简单的，因为耦合器不会交叉。 G V E E θ E 1 E 2 E θ E V E i G θ θ θ θ 我们证明了任何 BB 码的 Tanner 图的厚度为 2。这个结果可能令人惊讶，因为已知一个通用的度为 6 的图可以具有厚度 = 3（参考文献 [62]）。厚度为 2 的图仍然可以使用超导量子比特实现，因为两个平面的耦合器层及其控制线可以连接到托管量子比特的芯片的顶部和底部。 θ 引理 2 码 QC( , ) 的 Tanner 图 A B
