```html
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 作者: 
 
 
 
 
 
 
 Sergey Bravyi Andrew W. Cross Jay M. Gambetta Dmitri Maslov Patrick Rall Theodore J. Yoder 摘要 物理错误的累积 , ,  阻碍了当前量子计算机上大规模算法的执行。量子纠错  通过将 个逻辑量子比特编码到更多的物理量子比特 中来提供解决方案，从而使物理错误得到抑制，足以以可容忍的保真度运行所需的计算。一旦物理错误率低于依赖于量子码、综合测量电路和解码算法选择的阈值，量子纠错就变得切实可行 。我们提出了一种端到端的量子纠错协议，该协议基于一系列低密度奇偶校验码  实现了容错内存。我们的方法在标准电路噪声模型下实现了 0.7% 的错误阈值，与表面码 , , ,  相当，表面码在 20 年来一直是错误阈值方面的领先代码。我们家族中长度为 的代码的综合测量周期需要 个辅助量子比特和深度为 8 的电路，包含 CNOT 门、量子比特初始化和测量。所需的量子比特连接性是包含两个边不相交平面子图的度为 6 的图。特别是，我们表明，假设物理错误率为 0.1%，则使用总共 288 个物理量子比特可以几乎保持 100 万次综合周期中的 12 个逻辑量子比特，而表面码需要近 3000 个物理量子比特才能实现相同的性能。我们的研究成果使近期的量子处理器能够实现低开销容错量子内存的演示。 1 2 3 4 k n 5 6 7 8 9 10 n n 主要内容 量子计算因其能够为一系列计算问题提供比已知最佳经典算法更快的渐近解决方案而备受关注 。人们相信，一个功能齐全的可扩展量子计算机可能有助于解决科学发现、材料研究、化学和药物设计等领域的计算问题，仅举几例 , , , 。 5 11 12 13 14 构建量子计算机的主要障碍是量子信息的脆弱性，这归因于影响它的各种噪声源。由于将量子计算机与外部效应隔离并对其进行控制以诱导所需计算是相互冲突的，因此噪声似乎是不可避免的。噪声源包括量子比特的缺陷、使用的材料、控制设备、状态制备和测量误差，以及各种外部因素，从局部人造因素（如杂散电磁场）到宇宙固有的因素（如宇宙射线）。有关摘要，请参阅参考文献  。虽然一些噪声源可以通过更好的控制 、材料  和屏蔽 , ,  来消除，但一些其他源似乎很难甚至不可能消除。最后一类可能包括陷获离子中的自发和受激发射 , ，以及超导电路中与浴的相互作用（Purcell 效应） —这涵盖了两种领先的量子技术。因此，纠错成为构建功能齐全的可扩展量子计算机的关键要求。 15 16 17 18 19 20 1 2 3 量子容错的可能性已得到充分证明 。将一个逻辑量子比特冗余地编码到许多物理量子比特中，可以使我们通过重复测量奇偶校验算子的综合来诊断和纠正错误。然而，只有当硬件错误率低于某个阈值时，纠错才是有益的，该阈值取决于特定的纠错协议。最早的量子纠错提案，例如级联码 , , ，侧重于演示抑制错误的理论可能性。随着对量子纠错和量子技术能力的理解的成熟，重点转移到了寻找实用的量子纠错协议。这导致了表面码 , , ,  的发展，该码提供接近 1% 的高错误阈值、快速解码算法，并与依赖于二维 (2D) 方格量子比特连接性的现有量子处理器兼容。几个研究小组已经用实验演示了具有单个逻辑量子比特的表面码的小示例 , , , , 。然而，由于其编码效率低下，将表面码扩展到 100 个或更多逻辑量子比特的成本将是天文数字。这激发了对更通用的低密度奇偶校验 (LDPC) 码  的兴趣。对 LDPC 码的研究表明，它们可以实现更高的编码效率的量子容错 。在这里，我们专注于 LDPC 码的研究，因为我们的目标是找到既高效又能在量子计算技术的限制下实际演示的量子纠错码和协议。 4 21 22 23 7 8 9 10 24 25 26 27 28 6 29 当每个奇偶校验算子仅作用于少数量子比特，并且每个量子比特只参与少数奇偶校验时，量子纠错码就被称为 LDPC 类型。最近提出了几种 LDPC 码的变体，包括双曲表面码 , , ，超图乘积 ，平衡乘积码 ，基于有限群的两块码 , , ,  和量子 Tanner 码 , 。后者已被证明 ,  在渐近意义上是“好的”，意味着提供恒定的编码速率和线性距离：一个量化可纠正错误数量的参数。相比之下，表面码的渐近编码速率为零，且只有平方根距离。用高码率、高距离的 LDPC 码替换表面码可能具有重要的实际意义。首先，容错开销（物理量子比特与逻辑量子比特的数量之比）可以显著降低。其次，高距离码在逻辑错误率方面表现出非常急剧的下降：当物理错误概率跨越阈值时，即使物理错误率略有降低，码所实现的错误抑制量也可以增加几个数量级。这一特性使得高距离 LDPC 码对于可能在接近阈值区域运行的近期演示具有吸引力。然而，人们之前认为，在包括内存、门和状态制备及测量错误在内的实际噪声模型下，要超越表面码，可能需要非常大的 LDPC 码，涉及超过 10,000 个物理量子比特 。 30 31 32 33 34 35 36 37 38 39 40 39 40 31 我们在这里展示了几种具体的例子，这些例子是具有几百个物理量子比特的高码率 LDPC 码，配备有低深度综合测量电路、高效解码算法和用于寻址单个逻辑量子比特的容错协议。这些码表现出接近 0.7% 的错误阈值，在接近阈值区域表现出色，并提供比表面码低 10 倍的编码开销。实现我们的纠错协议的硬件要求相对温和，因为每个物理量子比特仅通过双量子比特门与六个其他量子比特耦合。尽管量子比特连接性图不能嵌入到 2D 网格中，但它可以分解为两个平面子图。正如我们下面将要讨论的，这种量子比特连接性非常适合基于超导量子比特的架构。 我们的码是 MacKay 等人提出的自行车码的推广 ，并在参考文献  , ,  中进行了更深入的研究。我们将我们的码命名为双变量自行车 (BB) 码，因为它们基于双变量多项式，如 中所述。它们是 Calderbank–Shor–Steane (CSS) 类型 ,  的稳定码，可以用一组由 Pauli   和   组成的六量子比特奇偶校验（稳定器）算子来描述。总的来说，BB 码类似于二维环面码 。特别是，BB 码的物理量子比特可以放置在具有周期性边界条件的二维网格上，这样所有的奇偶校验算子都可以通过应用网格的水平和垂直移动来获得，这些移动来自一对 X 和 Z 奇偶校验。然而，与描述环面码的菱形和顶点稳定器不同，BB 码的奇偶校验算子在几何上不是局部的。此外，每个奇偶校验作用于六个量子比特而不是四个。我们将通过一个 Tanner 图   来描述这个码，其中   的每个顶点代表一个数据量子比特或一个奇偶校验算子。当第   个奇偶校验算子非平凡地作用于第   个数据量子比特时（通过应用 Pauli X 或 Z），奇偶校验顶点   和数据顶点   就被一条边连接起来。有关表面码和 BB 码的示例 Tanner 图，请参见图  。任何 BB 码的 Tanner 图的顶点度为 6，图的厚度  为 2，这意味着它可以分解为两个边不相交的平面子图（ ）。厚度为 2 的量子比特连接性非常适合由微波谐振器耦合的超导量子比特。例如，可以从芯片顶部和底部连接两层耦合器及其控制线，然后将这两侧进行配对。 41 35 36 42 方法 43 44 X Z 7 G G i j i j 1a,b 29 方法   ，用于比较的表面码 Tanner 图。 ，嵌入到环面中的 BB 码 [[144, 12, 12]] 的 Tanner 图。Tanner 图的任何边都连接一个数据顶点和一个奇偶校验顶点。与寄存器  ( ) 和  ( ) 相关联的数据量子比特分别用蓝色和橙色圆圈表示。每个顶点都有六条入射边，包括四条短程边（指向北、南、东和西）和两条长程边。为避免混乱，我们只显示了少数几条长程边。虚线和实线表示跨越 Tanner 图的两个平面子图，请参见 。 ，根据参考文献   扩展 Tanner 图以测量  和  的示意图，连接到表面码。对应于  测量的辅助单元可以通过量子隐形传态和一些逻辑幺正操作连接到表面码，从而实现所有逻辑量子比特的加载-存储操作。该扩展 Tanner 图也通过   和   边（ ）在厚度为 2 的架构中实现。 a b q L q R 方法 c 50 A B 方法 具有参数 [[ ,  ,  ]] 的 BB 码将   个逻辑量子比特编码到   个数据量子比特中，提供码距离  ，这意味着任何逻辑错误至少跨越   个数据量子比特。我们将   个数据量子比特分为两个大小为  /2 的寄存器  ( ) 和  ( )。任何奇偶校验都作用于  ( ) 中的三个量子比特和  ( ) 中的三个量子比特。该码依赖于   个辅助奇偶校验量子比特来测量错误综合。我们将   个奇偶校验量子比特分为两个大小为  /2 的寄存器  ( ) 和  ( )，分别收集   和   类型的综合。总的来说，编码依赖于 2  个物理量子比特。因此，净编码速率为   =  /(2 )。例如，标准的表面码架构将   = 1 个逻辑量子比特编码到   距离码的   =   个数据量子比特中，并使用   - 1 个奇偶校验量子比特进行综合测量。净编码速率为   ≈ 1/(2 )，当迫使选择大码距离时，例如由于物理错误接近阈值时，这很快变得不切实际。相比之下，BB 码的编码速率   ≫ 1/ ，有关码的示例，请参见表  。据我们所知，表   中显示的所有码都是新的。距离为 12 的码 [[144, 12, 12]] 可能最适合近期的演示，因为它结合了大的距离和高的净编码速率   = 1/24。相比之下，距离为 11 的表面码的净编码速率为   = 1/241。下面，我们证明距离为 12 的 BB 码在实验相关的错误率范围内优于距离为 11 的表面码。 n k d k n d d n n q L q R q L q R n n n q X q Z X Z n r k n k d n d 2 n r d 2 r d 2 1 1 r r 为了防止错误累积，必须能够足够频繁地测量错误综合。这是通过综合测量电路实现的，该电路将奇偶校验算子支撑中的数据量子比特与相应的辅助量子比特通过一系列 CNOT 门耦合。然后测量奇偶校验量子比特，揭示错误综合的值。实现综合测量电路所需的时间与其深度成正比：即由不重叠 CNOT 门组成的门层数。由于新的错误在综合测量电路执行期间继续发生，因此应最小化其深度。BB 码的完整综合测量周期如图   所示。无论码长如何，综合周期只需要七层 CNOT 门。奇偶校验量子比特在综合周期开始和结束时分别初始化和测量（参见 中的详细信息）。该电路尊重底层码的循环移位对称性。 2 方法   依赖于七层 CNOT 门的完整综合测量周期。我们提供了电路的局部视图，其中只包括来自  ( ) 和  ( ) 寄存器的每个数据量子比特。该电路在 Tanner 图的水平和垂直移位下是对称的。每个数据量子比特通过 CNOT 门与三个 X 奇偶校验和三个 Z 奇偶校验量子比特耦合：有关更多详细信息，请参见 。 q L q R 方法 完整的纠错协议执行   ≫ 1 次综合测量周期，然后调用解码器：一个经典的算法，它接收测量的综合作为输入，并输出对数据量子比特上最终错误的猜测。如果猜测的错误与实际错误模奇偶校验算子的乘积一致，则纠错成功。在这种情况下，两个错误对任何编码（逻辑）状态都具有相同的效果。因此，应用猜测错误的逆可以使数据量子比特返回到初始逻辑状态。否则，如果猜测的错误与实际错误不同，并且存在非平凡的逻辑算子，则纠错失败，导致逻辑错误。我们的数值实验基于 Panteleev 和 Kalachev 提出的具有有序统计解码器的信念传播 (BP-OSD) 。原始工作  在只有内存错误的玩具噪声模型的背景下描述了 BP-OSD。在这里，我们展示了如何将 BP-OSD 扩展到基于电路的噪声模型，有关详细信息，请参见 。我们的方法密切遵循参考文献  , , , 。 N c 36 36 补充信息 45 46 47 48 一个有噪声的综合测量电路可能包含多种类型的故障操作，例如空闲数据或奇偶校验量子比特的内存错误、故障的 CNOT 门、量子比特初始化和测量。我们考虑基于电路的噪声模型 ，其中每个操作以概率   独立失败。逻辑错误的概率   取决于错误率  、综合测量电路的细节以及解码算法。设  ( ) 为执行   次综合周期后的逻辑错误概率。定义逻辑错误率为 。非正式地，  可以看作是每个综合周期的逻辑错误概率。遵循通用做法，我们选择   =   作为距离为   的码。图   显示了表   中码实现的逻辑错误率。逻辑错误率是通过对   ≥ 10  进行数值计算，并使用拟合公式（ ）外推到较低的错误率。伪阈值   定义为收支平衡方程  ( ) =   的解。这里   是   个未编码量子比特至少发生一次错误的概率的估计。BB 码提供了接近 0.7% 的伪阈值，请参见表  ，这几乎与表面码的错误阈值  相同，并且超过了作者已知的​​所有高码率 LDPC 码的阈值。 10 p p L p P L N c N c p L N c d d 3 1 p -3 方法 p 0 p L p k p k p k 1 49   ，BB LDPC 码 [[144, 12, 12]] 和距离   ∈ {9, 11, 13, 15} 的表面码之间的比较。具有 12 个逻辑量子比特和距离   的表面码的长度   = 12 ，因为每个逻辑量子比特都被编码到表面码格的单独   ×   区域中。 ，小示例 BB LDPC 码的逻辑错误率与物理错误率的关系。  (菱形) 的数值估计是通过模拟距离为   的码的   次综合周期获得的。由于采样误差，大多数数据点的误差条大致等于  /10。 a d d n d 2 d d b p L d d p L 例如，假设物理错误率为   = 10 ，这对于近期的演示来说是一个现实的目标。使用表   中的距离为 12 的码编码 12 个逻辑量子比特，将提供 2 × 10  的逻辑错误率，足以将 12 个逻辑量子比特保持近 100 万次综合周期。此编码所需的物理量子比特总数为 288。表   中的距离为 18 的码将需要 576 个物理量子比特，同时将错误率从 10  抑制到 2 × 10 ，从而能够进行近百亿次综合周期。相比之下，将 12 个逻辑量子比特编码到表面码的单独区域中，需要超过 3000 个物理量子比特才能将错误率从 10  抑制到 10 （图  ）。在此示例中，与表面码相比，距离为 12 的 BB 码在物理量子比特数量上节省了 10 倍。 p -3 1 -7 1 -3 -12 -3 -7 3 只有当逻辑量子比特可访问时，量子纠错的提案才有用。幸运的是，BB LDPC 码具备充当逻辑内存所需的特性。如图   所示，利用 Cohen 等人的技术 1c

Part of HackerNoon's growing list of open-source research papers, promoting free access to academic material.

該音頻是用故事的原始語言製作的！

高效量子纠错有望实现更小、更强大的量子计算机

About Author

註釋

標籤

这篇文章刊登在

Related Stories

扬帆起航：利用数据湖开发生产级 RAG 应用程序

数字游民请注意：您需要了解泰国新推出的 DTV 签证

成功云迁移的完整指南：策略和最佳实践

HackerNoon Decoded: The Top 10 Countries Where HackerNoon Is the Most Active

扬帆起航：利用数据湖开发生产级 RAG 应用程序

数字游民请注意：您需要了解泰国新推出的 DTV 签证

成功云迁移的完整指南：策略和最佳实践

HackerNoon Decoded: The Top 10 Countries Where HackerNoon Is the Most Active

Light-Mode

Classic

Newspaper

Minty

Dark-Mode

Neon Noir

Minty

HN StartUps