Một đột phá về graphene có thể giúp pin xe điện bền hơn và lưu trữ nhiều năng lượng hơn

Tác giả: In Hyuk Son Jong Hwan Park Soonchul Kwon Seongyong Park Mark H. Rümmeli Alicja Bachmatiuk Hyun Jae Song Junhwan Ku Jang Wook Choi Jae-man Choi Seok-Gwang Doo Hyuk Chang Tóm tắt Silicon đang nhận được sự chú ý đáng kể như một vật liệu hoạt tính cho các cực âm pin lithium-ion thế hệ tiếp theo nhờ dung lượng trọng lượng riêng vượt trội của nó. Tuy nhiên, sự thay đổi thể tích lớn của silicon trong các chu kỳ sạc-xả làm suy yếu khả năng cạnh tranh của nó về mật độ năng lượng thể tích và tuổi thọ chu kỳ. Ở đây, chúng tôi báo cáo sự phát triển trực tiếp graphene trên các hạt nano silicon mà không hình thành silicon carbide. Các lớp graphene được neo vào bề mặt silicon giúp dung nạp sự giãn nở thể tích của silicon thông qua quá trình trượt giữa các lớp graphene liền kề. Khi kết hợp với cathode lithium cobalt oxide thương mại, lớp phủ graphene không chứa silicon carbide cho phép pin đầy đạt mật độ năng lượng thể tích 972 và 700 Wh l−1 tại chu kỳ thứ nhất và thứ 200, lần lượt cao hơn 1,8 và 1,5 lần so với pin lithium-ion thương mại hiện tại. Quan sát này cho thấy cấu trúc lớp hai chiều của graphene và sự tích hợp không có silicon carbide của nó với silicon có thể đóng vai trò là một nguyên mẫu trong việc thúc đẩy các cực âm silicon trở thành công nghệ khả thi thương mại. Giới thiệu Dung lượng trọng lượng riêng lý thuyết của silicon (Si) đạt gần 4.000 mAh g−1. Giá trị vượt trội này đã thúc đẩy cộng đồng pin đầu tư những nỗ lực nghiên cứu đáng kể vì dung lượng trọng lượng riêng cao cho phép tăng đáng kể mật độ năng lượng của pin lithium-ion (LIB), và do đó đưa các ứng dụng LIB trong tương lai, chẳng hạn như xe điện, trở thành hiện thực , , , , . Trong thập kỷ qua, nhiều cấu trúc điện cực tiên tiến , , , , , , , , , , và thiết kế chất kết dính , , đã được phát triển để giải quyết các vấn đề suy giảm dung lượng mãn tính bắt nguồn từ sự thay đổi thể tích lớn của Si, dẫn đến hiệu suất chu kỳ được cải thiện đáng kể ngay cả sau hàng nghìn chu kỳ . Mặc dù có giá trị trọng lượng riêng đầy hứa hẹn và tiến bộ đáng kể về tuổi thọ chu kỳ, hầu hết các cực âm Si đã được chứng minh cho đến nay chủ yếu tập trung vào dung lượng trọng lượng riêng nhưng chưa mang lại lời hứa tương tự về dung lượng thể tích vì các thiết kế điện cực hiện có dựa vào khoảng trống được xác định trước để dung nạp sự giãn nở thể tích của Si. Tuy nhiên, trong nhiều ứng dụng LIB bao gồm cả thiết bị điện tử di động, mật độ năng lượng thể tích là một tham số quan trọng trong việc xác định hiệu suất pin. Cùng với tuổi thọ chu kỳ tương đối kém, mật độ năng lượng thể tích yếu hiện là một nút thắt cổ chai lớn trong việc triển khai các cực âm Si trong các pin thương mại. Để đáp ứng nhu cầu quan trọng này, công nghệ cực âm Si cần được xem xét lại với các thiết kế điện cực khác nhau cung cấp hiệu suất chu kỳ ổn định trong khi thể tích điện cực được giảm thiểu. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 11 Mặc dù có nhiều hình thái Si và các hợp chất của chúng với các vật liệu dẫn điện khác hiện có, để có một giải pháp tức thời cho sản xuất thực tế đòi hỏi kiểm soát chất lượng tiêu chuẩn cao, việc tổng hợp dễ dàng và có thể mở rộng quy mô các thành phần Si là rất quan trọng. Từ quan điểm ứng dụng thực tế, trong số rất nhiều ứng cử viên khả thi, việc sử dụng các hạt nano silicon (NPs) thương mại với lớp phủ bề mặt dẫn điện đơn giản và hiệu quả sẽ rất mong muốn. Nhiều vật liệu dẫn điện bao gồm carbon vô định hình (AC) đã được nghiên cứu làm vật liệu phủ cho cực âm Si NP , , . Tuy nhiên, hầu hết chúng không mang lại hiệu suất chu kỳ ổn định lâu dài vì các vật liệu phủ được triển khai không thể dung nạp sự giãn nở thể tích của Si và do đó bị nứt trong các chu kỳ lặp đi lặp lại. 8 20 21 Trong nỗ lực giải quyết hạn chế của các lớp phủ dẫn điện trước đây cũng như đạt được hiệu suất chu kỳ tốt với mật độ năng lượng thể tích cao hơn đáng kể, trong nghiên cứu này, chúng tôi sử dụng graphene đa lớp được phát triển trực tiếp trên bề mặt Si làm vật liệu phủ. Đặc tính lớp hai chiều (2D) của graphene cung cấp hoạt động độc đáo và hiệu quả cho các cực âm Si vì graphene đa lớp có thể dung nạp sự giãn nở thể tích của Si thông qua quá trình trượt giữa các lớp liền kề mà không cần cung cấp không gian trống trong điện cực đã làm. Ngoài ra, viên nén Si NP phủ graphene thể hiện 12,8 S cm−1 với hàm lượng graphene biên là 1 wt% thông qua mạng lưới dẫn điện cao. Để đạt được điều này, chúng tôi đã vượt qua thách thức phát triển graphene trực tiếp trên bề mặt Si mà không hình thành Si carbide (SiC) bằng cách phát triển quy trình lắng đọng hơi hóa học (CVD) liên quan đến chất oxy hóa nhẹ. Sự hình thành SiC là chết người trong hoạt động cực âm Si vì SiC là chất cách điện có đặc tính khuyết tật kém. Hơn nữa, SiC không phản ứng với các ion Li và do đó cản trở sự khuếch tán của ion Li vào pha Si. Với sự hỗ trợ của quá trình trượt lớp giữa graphene và độ dẫn điện được tăng cường, các NP Si phủ graphene đạt dung lượng thể tích 2.500 mAh cm−3 (so với 550 mAh cm−3 của than chì thương mại), giá trị cao nhất trong số các báo cáo cho đến nay đối với bất kỳ cực âm LIB nào trong khi thể hiện hiệu suất chu kỳ và tốc độ tuyệt vời. a priori Kết quả Phát triển graphene không có SiC trên Si Sự phát triển trực tiếp graphene chất lượng cao trên Si thông qua quy trình CVD đã chứng tỏ là đầy thách thức vì các điều kiện tổng hợp graphene điển hình yêu cầu khí quyển khử có xu hướng loại bỏ lớp oxit Si tự nhiên khỏi bề mặt Si, và sau đó thúc đẩy phản ứng giữa Si và các tiền chất carbon đã phân hủy để tạo thành SiC . Cách tiếp cận ban đầu của chúng tôi là sử dụng metan (CH4) làm tiền chất carbon trộn với H2 thực sự không thể đạt được sự phát triển graphene trên các NP Si ( ), do đó chỉ thu được β-SiC ( ). Để vượt qua hạn chế này, chúng tôi đã bao gồm carbon dioxide (CO2), một chất oxy hóa nhẹ, trong quy trình CVD cùng với CH4 (tham chiếu , ). Việc bao gồm CO2 cho phép tránh sự hình thành SiC và cũng giảm nhiệt độ phát triển so với sự phát triển graphene đã biết trên bề mặt . Trong thí nghiệm của chúng tôi, ở 900 °C, sự phát triển graphene không hoàn chỉnh hoặc không đồng nhất ( ), trong khi sự phát triển graphene ở 1.100 °C tạo ra các lớp oxit trên bề mặt Si quá dày để khuếch tán ion Li hiệu quả ( ). Ở nhiệt độ trung gian 1.000 °C, 2–10 lớp graphene đã hình thành như thể hiện trong hình ảnh kính hiển vi điện tử truyền qua (TEM) ( ) hiển thị rõ ràng cấu trúc lớp cũng như khoảng cách giữa các lớp gần 3,4 Å ( , chèn). Kiểm tra kỹ hơn cho thấy các lớp riêng lẻ được neo trực tiếp vào bề mặt hạt Si ở đầu của chúng (mũi tên đỏ trong ) và nằm song song với bề mặt Si. Các lớp graphene được căn chỉnh tốt này có thể duy trì cấu trúc xếp chồng lớp của chúng ngay cả trong quá trình lithiation thông qua quá trình trượt ( ), do đó cung cấp một phương tiện thanh lịch để dung nạp sự giãn nở thể tích của Si. Sự phát triển graphene đã được cố gắng trên bề mặt Si dioxide (SiO2) bằng cách sử dụng CH4 và H2 (tham chiếu , ). Tuy nhiên, sự phát triển graphene trong các quy trình đó rất không hiệu quả hoặc không tránh khỏi sự hình thành SiC. Sự phát triển không hiệu quả được quy cho các vị trí xúc tác không đủ trên bề mặt SiO2. Ngược lại, trong quy trình của chúng tôi, việc bổ sung CO2 tạo ra nhiều vị trí xúc tác hơn dưới dạng SiO với một số khuyết tật. 22 23 Hình bổ sung 1 Hình bổ sung 2 24 25 23 Hình bổ sung 3 Hình bổ sung 4 Hình 1a,b Hình 1b Hình 1c Hình 1d 26 27 x ( ) Hình ảnh TEM độ phóng đại thấp của NP Gr–Si. ( ) Hình ảnh TEM độ phóng đại cao hơn cho cùng NP Gr–Si từ hộp màu trắng trong . (Chèn) Hồ sơ đường truyền từ hai hộp màu đỏ cho thấy khoảng cách giữa các lớp graphene là khoảng 3,4 Å, phù hợp với các lớp graphene điển hình dựa trên tương tác van der Waals. ( ) Hình ảnh TEM độ phóng đại cao trực quan hóa các nguồn gốc (mũi tên đỏ) mà từ đó các lớp graphene riêng lẻ phát triển. ( ) Minh họa lược đồ cho thấy quá trình trượt của các lớp phủ graphene có thể đệm sự giãn nở thể tích của Si. a b a c d Sự phát triển graphene không có SiC đã được xác minh bằng cả phân tích quy mô lớn và quy mô hạt đơn lẻ. Hồ sơ quang phổ điện tử tia X trong dải Si 2 ( ) cũng như phổ nhiễu xạ tia X (XRD) ( ) không cho thấy đỉnh nào tương ứng với SiC cho silicon phủ graphene (Gr–Si), silicon phủ AC (AC–Si) và Si nguyên bản, trái ngược với mẫu đối chứng (SiC–Si) được tổng hợp qua lộ trình không có CO2 sử dụng CH4 và H2. Mặt khác, hình ảnh TEM quét sử dụng trường tối tăng cường góc cao cho thấy các NP Si có cấu trúc lõi-vỏ với lõi sáng hơn và vỏ tương đối tối hơn được gán cho lõi Si và lớp phủ oxit ( ). Phổ mất năng lượng điện tử (EELS) ( ) thu được cho nhiều điểm trên NP không cho thấy bất kỳ tín hiệu nào phản ánh sự hình thành SiC, xác nhận sự phát triển không có SiC trong quy trình phát triển hiện tại. Ngoài ra, tín hiệu SiO2 ở 108 eV đã được phát hiện ở các điểm 1 và 2 mạnh hơn các điểm khác ở trung tâm, ngụ ý rằng bề mặt SiO2 phục vụ như các vị trí xúc tác cho sự phát triển graphene. Sự hiện diện dai dẳng của các lớp bề mặt SiO2 cũng đã được xác minh bằng đặc tính XRD ( ) và EELS ( ). p Hình 2a Hình bổ sung 2 Hình 2b Hình 2c 28 Hình bổ sung 2 Hình 2b,c ( ) Phổ quang phổ điện tử tia X ở dải Si 2 cho Gr–Si, SiC–Si, AC–Si và Si nguyên bản. ( ) Hình ảnh TEM quét của NP Gr–Si. ( ) Phổ EELS cho các điểm được đánh dấu trong . a p b c b Phân tích TEM in situ Bây giờ chúng ta xem xét việc sử dụng Gr–Si làm vật liệu cực âm trong LIB. Quá trình lithiation của các NP Gr–Si (1 wt% graphene) đã được theo dõi trong thời gian thực trong quá trình giãn nở thể tích của chúng bằng phân tích TEM , , , . Trong thí nghiệm thực tế, một số hạt Gr–Si được đặt trên một điện cực cố định bằng vàng (Au). Một điện cực thứ hai, có thể di chuyển, với Li/LiO2 ở đầu của nó được định vị để tiếp xúc với các NP Gr–Si để lithiate chúng ( ). Một khi tiếp xúc với điện cực thứ hai được thực hiện, các hạt bắt đầu phồng lên ( ). Chi tiết hơn về quá trình này có thể được xem trong và . Hai loại cấu trúc giãn nở đã được quan sát, đó là các hạt không khuyết tật và các hạt có khuyết tật như được nêu bật trong . Trong các trường hợp graphene bao bọc hoàn toàn hạt và không có khuyết tật rõ ràng ( ), đường kính tăng khoảng 30% (220% giãn nở thể tích). Khi kết thúc quá trình lithiation, khoảng cách giữa các lớp graphene tăng lên 3,8 Å phản ánh sự xen kẽ của Li , và đặc tính lớp của lớp phủ graphitic được bảo tồn hoàn toàn xung quanh NP ( ), cho thấy quá trình trượt giữa các lớp như được minh họa trong . Trong các trường hợp tồn tại vùng khuyết tật (xem vòng tròn màu xanh lá cây trong ), khi phồng lên, hạt bên trong bị vỡ vụn và nứt qua khuyết tật ( ). Các hành vi nứt vỡ riêng biệt được quan sát khó có thể do kích thước hạt, vì một hạt được bao bọc lớn hơn hạt bị nứt trong đã không bị nứt (xem các hạt được chỉ ra ở 0 và 40 giây trong ). Ngoài ra, quan sát gần đây cho thấy rằng nếu không được bao bọc, ngay cả các hạt Si nhỏ hơn ( 200 nm (tham chiếu ). in situ 29 30 31 32 Hình 3a Hình 3b Hình bổ sung 5 Phim bổ sung 1–3 Hình 3b,c Hình 3d 33 Hình 3d Hình 3c Hình 3a Hình 3e Hình 3 Hình bổ sung 5 34 35 ( ) Các NP Gr–Si gắn vào bề mặt dây Au và điện cực Li/LiO2 thứ hai. ( ) Các NP Gr–Si giống nhau sau khi lithi hóa. ( ) Tóm tắt lược đồ các NP Gr–Si đã lithi hóa cho cả bao bọc không khuyết tật và có khuyết tật. ( , ) Hình ảnh TEM cận cảnh cho ( ) hạt không khuyết tật (hạt được khoanh tròn bằng đường màu đỏ trong và ) và ( ) hạt có khuyết tật (hạt được khoanh tròn bằng đường màu xanh lam trong và ). Phổ EELS trong cả hai trường hợp xác nhận quá trình lithi hóa. Hồ sơ đường truyền từ các hộp màu đỏ trong cả hai trường hợp cho thấy khoảng cách giữa các lớp tăng lên khoảng 3,8 Å, phản ánh quá trình lithi hóa vào không gian giữa các lớp graphene. a b c d e d a b e a b Phân tích EELS cục bộ trong quá trình lithi hóa xác minh quá trình lithi hóa Si cho cả hai trường hợp thông qua cạnh K Li bị mờ gần 55 eV cũng như cạnh L Si ở 100 eV ( ; tham chiếu ). Lớp được hiển thị trên bề mặt graphene trong được gán cho cặn Li/Li2O. Về bản chất, các lớp graphene duy trì sự tích hợp với Si thông qua các gốc liên kết hóa học của chúng trên bề mặt Si, và đồng thời, quá trình trượt cho phép lớp phủ graphene vài lớp dung nạp sự giãn nở thể tích của Si. Trong một thí nghiệm TEM riêng biệt với điện cực Gr–Si LIB, người ta quan sát thấy số lớp graphene trung bình đo được ở các vị trí khác nhau giảm từ 9,4 xuống 5,6 lớp ( ) sau lần lithi hóa đầu tiên, tái khẳng định quá trình trượt lớp. Hình 3d,e 36 Hình 3d ex situ Hình bổ sung 6 Quá trình bao bọc graphene và quá trình trượt lớp tạo ra một lực kẹp giúp duy trì tính toàn vẹn của hạt Si trong quá trình giãn nở thể tích. Tuy nhiên, cơ chế kẹp này dường như không ảnh hưởng đến sự khuếch tán Li, vì dung lượng riêng tốt đạt được trong các phép đo điện hóa. Cũng cần lưu ý rằng sự giãn nở thể tích của các hạt nói chung là đồng đều theo mọi hướng xuyên tâm ngay cả khi điểm tiếp xúc với điện cực thứ hai là cục bộ. Điều này nhấn mạnh xu hướng của các lớp graphene đối với sự khuếch tán ion Li đồng nhất vào lõi Si (xem các đường chấm màu đỏ và cam trong ). Phân tích cũng cho thấy sự khuếch tán Li qua các lớp graphene khá nhanh, phù hợp với các nghiên cứu trước đây , . Ngoài ra, cần lưu ý rằng hiệu ứng kẹp quan sát được chủ yếu từ các lớp phủ graphene chứ không phải từ các lớp oxit tự nhiên trên bề mặt vì các lớp oxit bề mặt quá mỏng để có tác dụng đáng kể. Hiệu ứng kẹp dựa trên các lớp oxit bề mặt chỉ được quan sát khi Si có cấu trúc rỗng , hoặc các lớp oxit rất dày . Hình 3a,b in situ 30 37 7 11 38 Đo độ dẫn điện và điện hóa Sau khi phát triển graphene, độ dẫn điện của tập hợp vật liệu hoạt tính được tăng cường đáng kể. Khi được ép thành viên nén, Si nguyên bản thể hiện độ dẫn điện thấp <10−7 S cm−1, trong khi ngay cả 1 wt% graphene bổ sung cũng làm tăng đáng kể độ dẫn điện lên 12,8 S cm−1 ( ). Sự gia tăng này được quy cho hành vi dẫn điện tuyệt vời của các lớp phủ graphene theo cách mà graphene 2D và cấu trúc xếp chồng lớp được căn chỉnh tốt của nó thúc đẩy một mạng lưới dẫn điện được kết nối tốt ( ), và cũng phù hợp với các hợp chất graphene–polymer trước đây . Độ dẫn điện tăng lên 38,3 S cm−1 với hàm lượng graphene 5 wt%. Hình 4a Hình bổ sung 7 39 ( ) Độ dẫn điện của viên nén Gr–Si, AC–Si và Super P–Si ở các hàm lượng carbon khác nhau. ( ) Hồ sơ lithiation–delithiation đầu tiên. Độ dày điện cực của Gr–Si 5 wt%, Gr–Si 1 wt%, AC–Si 2 wt% và Si nguyên bản (Super P 1 wt%) lần lượt là 4,5, 5,0, 8,3 và 12,3 μm. ( ) Khả năng giữ dung lượng lithiation (vòng tròn đặc) và delithiation (vòng tròn rỗng) của bốn mẫu giống nhau. Tiềm năng được quét trong cửa sổ điện áp từ 0,01 đến 1,5 V ở 0,5C. ( ) Hình ảnh SEM nhìn từ trên xuống: điện cực Gr–Si 5 wt% (trái) trước và (giữa) sau 200 chu kỳ và (phải) điện cực AC–Si 2 wt% sau 200 chu kỳ. ( ) Hình ảnh TEM độ phóng đại cao của Gr–Si 5 wt% sau 200 chu kỳ thu được từ hộp màu trắng trong hình ảnh TEM độ phóng đại thấp (chèn trên cùng). Chèn giữa: nhiễu xạ điện tử vùng chọn lọc cho thấy bản chất vô định hình của Si sau khi quay vòng. Chèn dưới cùng: hồ sơ đường truyền từ các lớp graphene trong hộp màu đỏ hiển thị khoảng cách giữa các lớp là 3,8 Å. ( ) Khả năng tốc độ của Gr–Si 5 wt% với dung lượng diện tích ban đầu khác nhau (3,0, 2,0 và 1,0 mAh cm−2). a b c d e f Hiệu suất điện hóa của các NP Gr–Si đã được kiểm tra bằng cách chuẩn bị các pin nửa loại xu và kim loại Li đóng vai trò là điện cực đối chứng/tham chiếu. Để so sánh, ngoài Gr–Si với các hàm lượng graphene khác nhau, AC–Si và Si nguyên bản cũng đã được nghiên cứu. Hàm lượng graphene được kiểm soát bằng thời gian phát triển trong khi nhiệt độ phát triển được cố định ở 1.000 °C. Tất cả các mẫu đều thể hiện các cao trình lithiation và delithiation đặc trưng ở 0,1 và 0,4 V so với Li/Li+, tương ứng, trong chu kỳ đầu tiên ( ; 0,05C, 1C=2.000 mA g−1, 0,01–1,5 V so với Li/Li+). Các NP Gr–Si 5 wt%, Gr–Si 1 wt%, AC–Si 2 wt% và Si nguyên bản thể hiện dung lượng lithiation/delithiation lần lượt là 2.820/2.340, 2.341/1.629, 3.143/1.160 và 3.632/741 mAh g−1, tương ứng, khi tính cả silicon và graphene phủ, dẫn đến hiệu suất Coulomb ban đầu (CE) là 83%, 69%, 37% và 20%. Dung lượng tái tạo thấp và CE ban đầu của AC–Si được quy cho các khuyết tật của các lớp AC giữ ion Li. Hình 4b Lớp phủ graphene tạo ra sự khác biệt đáng kể về hiệu suất chu kỳ ( và ). Để so sánh công bằng giữa các mẫu, chúng tôi trước tiên đặt dung lượng diện tích là 1 mAh cm−2. Dưới ràng buộc này, sự suy giảm dung lượng của cả AC–Si 2 wt% và Si nguyên bản đều đáng kể ngay cả trong các chu kỳ đầu, cho thấy lớp phủ AC đơn giản hoàn toàn không hoạt động. Giữa cả hai mẫu Gr–Si, Gr–Si 5 wt% thể hiện hiệu suất tốt hơn so với Gr–Si 1 wt% (tỷ lệ 85% so với 70% sau 200 chu kỳ), cho thấy tùy thuộc vào dung lượng diện tích, hàm lượng graphene trở nên quan trọng. Tỷ lệ thấp hơn của Gr–Si 1 wt% có thể được giải thích bởi sự hình thành khuyết tật không thường xuyên như quan sát thấy trong điều tra TEM của chúng tôi dựa trên cùng một hàm lượng graphene ( ). Đối với mẫu graphene Hình 4c Hình bổ sung 8 in situ Hình 3e