लेखक: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger सारांश क्वांटम कंप्यूटर क्वांटम यांत्रिकी के नियमों के साथ सूचना संसाधित करते हैं। वर्तमान क्वांटम हार्डवेयर शोरगुल वाला होता है, जानकारी को थोड़े समय के लिए ही संग्रहीत कर सकता है और कुछ क्वांटम बिट्स, यानी क्यूबिट्स तक सीमित होता है, जो आमतौर पर एक समतल कनेक्टिविटी में व्यवस्थित होते हैं। हालाँकि, क्वांटम कंप्यूटिंग के कई अनुप्रयोगों के लिए एक क्वांटम प्रोसेसिंग यूनिट (QPU) पर उपलब्ध मात्रा से अधिक क्यूबिट्स पर हार्डवेयर द्वारा पेश किए जाने वाले समतल जाली से अधिक कनेक्टिविटी की आवश्यकता होती है। समुदाय शास्त्रीय संचार का उपयोग करके QPUs को जोड़कर इन सीमाओं को संबोधित करने की उम्मीद करता है, जिसे अभी तक प्रयोगात्मक रूप से सिद्ध नहीं किया गया है। यहां हम त्रुटि-शमन गतिशील सर्किट और सर्किट कटिंग को प्रयोगात्मक रूप से साकार करते हैं ताकि आवधिक कनेक्टिविटी की आवश्यकता वाले क्वांटम राज्यों को बनाया जा सके, जिसमें 142 क्यूबिट्स तक का उपयोग किया गया है, जो दो QPUs में 127 क्यूबिट्स प्रत्येक से फैले हुए हैं, जिन्हें शास्त्रीय लिंक के साथ वास्तविक समय में जोड़ा गया है। एक गतिशील सर्किट में, क्वांटम गेट्स को मध्य-सर्किट मापों के परिणामों के अनुसार शास्त्रीय रूप से नियंत्रित किया जा सकता है, यानी क्यूबिट्स के सामंजस्य समय के एक अंश के भीतर। हमारा वास्तविक समय शास्त्रीय लिंक हमें एक QPU पर एक क्वांटम गेट लागू करने में सक्षम बनाता है जो दूसरे QPU पर माप के परिणाम पर निर्भर करता है। इसके अलावा, त्रुटि-शमन नियंत्रण प्रवाह क्यूबिट कनेक्टिविटी और हार्डवेयर के निर्देश सेट को बढ़ाता है, इस प्रकार हमारे क्वांटम कंप्यूटरों की बहुमुखी प्रतिभा को बढ़ाता है। हमारा काम प्रदर्शित करता है कि हम वास्तविक समय शास्त्रीय लिंक द्वारा सक्षम त्रुटि-शमन गतिशील सर्किट के साथ कई क्वांटम प्रोसेसर को एक के रूप में उपयोग कर सकते हैं। 1 मुख्य क्वांटम कंप्यूटर यूनिटरी संचालन के साथ क्वांटम बिट्स में एन्कोड की गई जानकारी को संसाधित करते हैं। हालाँकि, क्वांटम कंप्यूटर शोरगुल वाले होते हैं और अधिकांश बड़े पैमाने पर आर्किटेक्चर भौतिक क्यूबिट्स को एक समतल जाली में व्यवस्थित करते हैं। फिर भी, त्रुटि शमन वाले वर्तमान प्रोसेसर 127 क्यूबिट्स के साथ हार्डवेयर-नेटिव आइसिंग मॉडल का अनुकरण कर सकते हैं और ऐसे पैमाने पर अवलोकन योग्य माप सकते हैं जहां शास्त्रीय कंप्यूटरों के साथ क्रूर-बल विधियां संघर्ष करना शुरू कर देती हैं । क्वांटम कंप्यूटरों की उपयोगिता आगे स्केलिंग और उनकी सीमित क्यूबिट कनेक्टिविटी पर काबू पाने पर निर्भर करती है। वर्तमान शोरगुल वाले क्वांटम प्रोसेसर को स्केल करने और दोष-सहिष्णुता के लिए आवश्यक भौतिक क्यूबिट्स की बड़ी संख्या प्राप्त करने के लिए एक मॉड्यूलर दृष्टिकोण महत्वपूर्ण है। फंसे हुए आयन और तटस्थ परमाणु आर्किटेक्चर भौतिक रूप से क्यूबिट्स को परिवहन करके मॉड्यूलरिटी प्राप्त कर सकते हैं , । निकट अवधि में, सुपरकंडक्टिंग क्यूबिट्स में मॉड्यूलरिटी को आसन्न चिप्स को जोड़ने वाले लघु-श्रेणी इंटरकनेक्ट , द्वारा प्राप्त किया जाता है। 1 2 3 4 5 6 7 8 मध्यम अवधि में, माइक्रोवेव शासन में संचालित लंबी दूरी के गेट पारंपरिक केबलों पर , , के माध्यम से किए जा सकते हैं। यह कुशल त्रुटि सुधार के लिए उपयुक्त गैर-समतल क्यूबिट कनेक्टिविटी को सक्षम करेगा। एक दीर्घकालिक विकल्प माइक्रोवेव से ऑप्टिकल ट्रांसडक्शन का लाभ उठाने वाले ऑप्टिकल लिंक का उपयोग करके दूरस्थ QPUs को उलझाना है , जिसे हमारी जानकारी के अनुसार अभी तक प्रदर्शित नहीं किया गया है। इसके अलावा, गतिशील सर्किट मध्य-सर्किट मापों (MCMs) को निष्पादित करके और क्यूबिट्स के सामंजस्य समय के भीतर एक गेट को शास्त्रीय रूप से नियंत्रित करके क्वांटम कंप्यूटर के संचालन के सेट का विस्तार करते हैं। वे एल्गोरिथम गुणवत्ता और क्यूबिट कनेक्टिविटी को बढ़ाते हैं। जैसा कि हम दिखाएंगे, गतिशील सर्किट एक शास्त्रीय लिंक के माध्यम से वास्तविक समय में QPUs को जोड़कर मॉड्यूलरिटी को भी सक्षम करते हैं। 9 10 11 3 12 13 14 हम एक मॉड्यूलर आर्किटेक्चर में लंबी दूरी की इंटरैक्शन को लागू करने के लिए आभासी गेट्स पर आधारित एक पूरक दृष्टिकोण अपनाते हैं। हम मनमाने स्थानों पर क्यूबिट्स को जोड़ते हैं और एक छद्म-संभावना अपघटन (QPD) , , के माध्यम से उलझाव के आंकड़े बनाते हैं। हम एक स्थानीय संचालन (LO) केवल योजना की तुलना शास्त्रीय संचार (LOCC) द्वारा संवर्धित योजना से करते हैं। LO योजना, एक दो-क्यूबिट सेटिंग में प्रदर्शित, केवल स्थानीय संचालन के साथ कई क्वांटम सर्किट निष्पादित करने की आवश्यकता है। इसके विपरीत, LOCC को लागू करने के लिए, हम दो-क्यूबिट गेट बनाने के लिए एक टेलीपोर्टेशन सर्किट में आभासी बेल जोड़े का उपभोग करते हैं , । विरल और समतल कनेक्टिविटी वाले क्वांटम हार्डवेयर पर, मनमाने क्यूबिट्स के बीच एक बेल जोड़ी बनाने के लिए एक लंबी दूरी के नियंत्रित-NOT (CNOT) गेट की आवश्यकता होती है। इन गेट्स से बचने के लिए, हम स्थानीय संचालन पर एक QPD का उपयोग करते हैं जिसके परिणामस्वरूप कटे हुए बेल जोड़े होते हैं जिन्हें टेलीपोर्टेशन उपभोग करता है। LO को शास्त्रीय लिंक की आवश्यकता नहीं है और इसलिए यह LOCC की तुलना में लागू करने में सरल है। हालाँकि, क्योंकि LOCC को केवल एक पैरामीट्रिक टेम्प्लेट सर्किट की आवश्यकता होती है, यह LO की तुलना में संकलित करने के लिए अधिक कुशल है और इसके QPD की लागत LO योजना की लागत से कम है। 15 16 17 16 17 18 19 20 हमारा काम चार प्रमुख योगदान देता है। पहला, हम संदर्भ 17 में आभासी गेट्स को महसूस करने के लिए कई कटे हुए बेल जोड़ों को बनाने के लिए क्वांटम सर्किट और QPD प्रस्तुत करते हैं। दूसरा, हम गतिशील सर्किट में शास्त्रीय नियंत्रण हार्डवेयर की विलंबता से उत्पन्न त्रुटियों को दबाते और कम करते हैं , गतिशील डिकपलिंग और शून्य-शोर एक्सट्रपलेशन के संयोजन से। तीसरा, हम 103-नोड ग्राफ स्थिति पर आवधिक सीमा स्थितियों को इंजीनियर करने के लिए इन विधियों का लाभ उठाते हैं। चौथा, हम दो अलग-अलग QPUs के बीच एक वास्तविक समय शास्त्रीय कनेक्शन का प्रदर्शन करते हैं, जिससे यह प्रदर्शित होता है कि वितरित QPUs की एक प्रणाली को एक शास्त्रीय लिंक के माध्यम से एक के रूप में संचालित किया जा सकता है। गतिशील सर्किट के साथ संयुक्त, यह हमें दोनों चिप्स को एक क्वांटम कंप्यूटर के रूप में संचालित करने में सक्षम बनाता है, जिसे हम 142 क्यूबिट्स पर फैले दो उपकरणों पर एक आवधिक ग्राफ स्थिति को इंजीनियर करके उदाहरण देते हैं। हम लंबी दूरी के गेट बनाने के लिए एक मार्ग पर चर्चा करते हैं और अपना निष्कर्ष प्रदान करते हैं। 21 22 23 सर्किट कटिंग हम बड़े क्वांटम सर्किट चलाते हैं जिन्हें क्यूबिट गिनती या कनेक्टिविटी में सीमाओं के कारण हमारे हार्डवेयर पर सीधे निष्पादित नहीं किया जा सकता है, गेट्स को काटकर। सर्किट कटिंग एक जटिल सर्किट को उप-सर्किट में विघटित करती है जिन्हें व्यक्तिगत रूप से निष्पादित किया जा सकता है , , , , , । हालाँकि, हमें एक बढ़ी हुई संख्या में सर्किट चलाने की आवश्यकता है, जिसे हम नमूना ओवरहेड कहते हैं। इन उप-सर्किट से परिणाम फिर मूल सर्किट के परिणाम प्राप्त करने के लिए शास्त्रीय रूप से संयोजित होते हैं ( )। 15 16 17 24 25 26 विधियाँ चूंकि हमारे काम के मुख्य योगदानों में से एक LOCC के साथ आभासी गेट्स को लागू करना है, हम दिखाते हैं कि स्थानीय संचालन के साथ आवश्यक कटे हुए बेल जोड़े कैसे बनाए जाएं। यहां, कई कटे हुए बेल जोड़े को पैरामीट्रिक क्वांटम सर्किट द्वारा इंजीनियर किया जाता है, जिसे हम एक कटे हुए बेल जोड़े फैक्ट्री (चित्र 1बी, सी) कहते हैं। एक ही समय में कई जोड़े काटना कम नमूना ओवरहेड की आवश्यकता है । चूंकि कटे हुए बेल जोड़े की फैक्ट्री दो अलग-अलग क्वांटम सर्किट बनाती है, हम प्रत्येक उप-सर्किट को उन क्यूबिट्स के करीब रखते हैं जिनमें लंबी दूरी के गेट होते हैं। परिणामी संसाधन तब एक टेलीपोर्टेशन सर्किट में उपभोग किया जाता है। उदाहरण के लिए, चित्र 1बी में, कटे हुए बेल जोड़े का उपयोग क्यूबिट जोड़े (0, 1) और (2, 3) पर CNOT गेट बनाने के लिए किया जाता है (अनुभाग ' ' देखें)। 17 कटे हुए बेल जोड़े की फैक्टरी , आईबीएम क्वांटम सिस्टम टू आर्किटेक्चर का चित्रण। यहां, दो 127 क्यूबिट वाले ईगल QPUs को एक वास्तविक समय शास्त्रीय लिंक से जोड़ा गया है। प्रत्येक QPU को उसके रैक में उसके इलेक्ट्रॉनिक्स द्वारा नियंत्रित किया जाता है। हम दोनों QPUs को एक के रूप में संचालित करने के लिए दोनों रैक को कसकर सिंक्रनाइज़ करते हैं। , LOCC के साथ क्यूबिट जोड़े (q0, q1) और (q2, q3) पर आभासी CNOT गेट्स को लागू करने के लिए टेम्प्लेट क्वांटम सर्किट, टेलीपोर्टेशन सर्किट में कटे हुए बेल जोड़ों का उपभोग करके। बैंगनी दोहरी रेखाएं वास्तविक समय शास्त्रीय लिंक को दर्शाती हैं। , दो समकालिक कटे हुए बेल जोड़ों के लिए कटे हुए बेल जोड़े की फैक्टरी C2(θi)। QPD में कुल 27 विभिन्न पैरामीटर सेट θi हैं। यहाँ, . ए बी सी आवधिक सीमा की स्थितियाँ हम ibm_kyiv, एक ईगल प्रोसेसर पर, आवधिक सीमा की स्थितियों के साथ एक ग्राफ स्थिति |G⟩ का निर्माण करते हैं, जो इसके भौतिक कनेक्टिविटी द्वारा लगाई गई सीमाओं से परे जाता है (अनुभाग ' ' देखें)। यहाँ, G में |V| = 103 नोड्स हैं और इसके लिए ईगल प्रोसेसर के शीर्ष और नीचे के क्यूबिट्स के बीच चार लंबी दूरी के किनारों Elr = {(1, 95), (2, 98), (6, 102), (7, 97)} की आवश्यकता होती है (चित्र 2ए)। हम नोड स्टेबिलाइजर्स Si को प्रत्येक नोड i ∈ V पर मापते हैं और एज स्टेबिलाइजर्स जो प्रत्येक किनारे (i, j) ∈ E पर उत्पाद SiSj द्वारा बनते हैं। इन स्टेबिलाइजर्स से, हम एक उलझाव गवाह बनाते है, जो यदि किनारे (i, j) ∈ E पर द्विपक्षीय उलझाव मौजूद है तो ऋणात्मक होता है (संदर्भ 27) (अनुभाग ' ' देखें)। हम द्विपक्षीय उलझाव पर ध्यान केंद्रित करते हैं क्योंकि यह वह संसाधन है जिसे हम आभासी गेट्स के साथ फिर से बनाना चाहते हैं। दो से अधिक पार्टियों के बीच उलझाव के गवाहों को मापने से केवल गैर-आभासी गेट्स और मापों की गुणवत्ता मापी जाएगी, जिससे आभासी गेट्स का प्रभाव कम स्पष्ट होगा। 1 ग्राफ स्थितियाँ उलझाव गवाह , भारी-षट्कोणीय ग्राफ को किनारों (1, 95), (2, 98), (6, 102) और (7, 97) द्वारा स्वयं पर एक ट्यूबुलर रूप में मोड़ा गया है, जिन्हें नीले रंग में हाइलाइट किया गया है। हम इन किनारों को काटते हैं। , नोड स्टेबिलाइजर्स Sj (ऊपर) और गवाह है, (नीचे), कटे हुए किनारों के करीब नोड्स और किनारों के लिए 1 मानक विचलन के साथ। ऊर्ध्वाधर धराशायी रेखाएं स्टेबिलाइजर्स और गवाहों को कटे हुए किनारों से उनकी दूरी के अनुसार समूहित करती हैं। , स्टेबलाइजर त्रुटियों का संचयी वितरण फलन। तारे नोड स्टेबिलाइजर्स Sj को इंगित करते हैं जिनमें एक किनारा लंबी दूरी के गेट द्वारा लागू किया गया है। गिराए गए किनारे बेंचमार्क (डैश-डॉटेड लाल रेखा) में, लंबी दूरी के गेट लागू नहीं किए जाते हैं और तारे-संकेतित स्टेबिलाइजर्स में इस प्रकार इकाई त्रुटि होती है। ग्रे क्षेत्र संभावित द्रव्यमान से मेल खाता है जो कटे हुए प्रभावित नोड स्टेबिलाइजर्स से मेल खाता है। - , द्वि-आयामी लेआउट में, हरे रंग के नोड्स 95, 98, 102 और 97 को दोहराते हैं ताकि कटे हुए किनारों को दिखाया जा सके। ई में नीले रंग के नोड्स कटे हुए बेल जोड़े बनाने के लिए क्यूबिट संसाधन हैं। नोड i का रंग मापा गया स्टेबलाइजर |Si - 1| की निरपेक्ष त्रुटि है, जैसा कि रंग बार द्वारा इंगित किया गया है। एक किनारा काला है यदि 99% आत्मविश्वास स्तर पर उलझाव आँकड़े पाए जाते हैं और वायलेट यदि नहीं। डी में, लंबी दूरी के गेट SWAP गेट्स का उपयोग करके लागू किए जाते हैं। ई में, उन्हीं गेट्स को LOCC का उपयोग करके लागू किया जाता है। एफ में, उन्हें बिल्कुल भी लागू नहीं किया जाता है। ए बी सी डी एफ हम तीन अलग-अलग विधियों का उपयोग करके |G⟩ तैयार करते हैं। हार्डवेयर-नेटिव किनारों को हमेशा CNOT गेट्स के साथ लागू किया जाता है लेकिन आवधिक सीमा की स्थितियाँ (1) SWAP गेट्स, (2) LOCC और (3) LO का उपयोग करके पूरे जाली में क्यूबिट्स को जोड़ने के लिए लागू की जाती हैं। LOCC और LO के बीच मुख्य अंतर फीड-फॉरवर्ड संचालन है जिसमें एकल-क्यूबिट गेट्स 2n माप परिणामों पर निर्भर करते हैं, जहां n कट की संख्या है। प्रत्येक 22n मामलों में उपयुक्त क्यूबिट्स पर X और/या Z गेट्स के एक अद्वितीय संयोजन को ट्रिगर करता है। माप परिणामों का अधिग्रहण, संबंधित मामले का निर्धारण और उसके आधार पर कार्य करना नियंत्रण हार्डवेयर द्वारा वास्तविक समय में किया जाता है, एक निश्चित अतिरिक्त विलंबता की लागत पर। हम शून्य-शोर एक्सट्रपलेशन और स्टैगर्ड डायनेमिक डिकपलिंग , (अनुभाग ' ' देखें) के साथ इस विलंबता से उत्पन्न त्रुटियों को कम करते हैं और दबाते हैं। 22 21 28 त्रुटि-शमन क्वांटम सर्किट स्विच निर्देश हम G' = (V, E') पर एक हार्डवेयर-नेटिव ग्राफ स्थिति के साथ |G⟩ के SWAP, LOCC और LO कार्यान्वयन का बेंचमार्क करते हैं, जिसे लंबी दूरी के गेट्स को हटाकर प्राप्त किया जाता है, यानी, E' = E\Elr। सर्किट जो |G'⟩ तैयार करता है, उसमें केवल 112 CNOT गेट्स की आवश्यकता होती है जो ईगल प्रोसेसर की भारी-षट्कोणीय टोपोलॉजी का अनुसरण करते हुए तीन परतों में व्यवस्थित होते हैं। यह सर्किट |G⟩ के नोड और एज स्टेबिलाइजर्स को कटे हुए गेट पर नोड्स के लिए मापने पर बड़ी त्रुटियां रिपोर्ट करेगा क्योंकि इसे |G'⟩ को लागू करने के लिए डिज़ाइन किया गया है। हम इस हार्डवेयर-नेटिव बेंचमार्क को ड्रॉप किए गए एज बेंचमार्क कहते हैं। स्वैप-आधारित सर्किट को Elr के लंबी दूरी के किनारों को बनाने के लिए अतिरिक्त 262 CNOT गेट्स की आवश्यकता होती है, जो मापे गए स्टेबिलाइजर्स के मूल्य को काफी कम कर देता है (चित्र 2बी-डी)। इसके विपरीत, Elr के किनारों के LOCC और LO कार्यान्वयन के लिए SWAP गेट्स की आवश्यकता नहीं होती है। कटे हुए गेट में शामिल नहीं किए गए नोड्स के लिए उनके नोड और एज स्टेबिलाइजर्स की त्रुटियां ड्रॉप किए गए एज बेंचमार्क (चित्र 2बी, सी) का बारीकी से पालन करती हैं। इसके विपरीत, आभासी गेट से जुड़े स्टेबिलाइजर्स में ड्रॉप किए गए एज बेंचमार्क और स्वैप कार्यान्वयन (चित्र 2सी, स्टार मार्कर) की तुलना में कम त्रुटि होती है। एक समग्र गुणवत्ता मीट्रिक के रूप में, हम पहले नोड स्टेबिलाइजर्स पर निरपेक्ष त्रुटियों का योग रिपोर्ट करते हैं, यानी, ∑i∈V |Si - 1| (विस्तारित डेटा तालिका 1)। बड़े SWAP ओवरहेड 44.3 निरपेक्ष त्रुटि योग के लिए जिम्मेदार है। ड्रॉप किए गए एज बेंचमार्क पर 13.1 त्रुटि चार कटों पर आठ नोड्स (चित्र 2सी, स्टार मार्कर) से प्रभावित है। इसके विपरीत, LO और LOCC त्रुटियां MCMs से प्रभावित होती हैं। हम LOCC की LO पर 1.9 अतिरिक्त त्रुटि को टेलीपोर्टेशन सर्किट और कटे हुए बेल जोड़ों में देरी और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। SWAP-आधारित परिणामों में, 99% आत्मविश्वास स्तर पर 116 किनारों में से 35 पर उलझाव का पता नहीं चलता है (चित्र 2बी, डी)। LO और LOCC कार्यान्वयन के लिए, गवाह G में सभी किनारों पर द्विपक्षीय उलझाव के आँकड़ों को 99% आत्मविश्वास स्तर पर देखता है (चित्र 2ई)। ये मेट्रिक्स बताते हैं कि आभासी लंबी दूरी के गेट्स स्वैप में उनके अपघटन की तुलना में छोटे त्रुटियों वाले स्टेबिलाइजर्स उत्पन्न करते हैं। इसके अलावा, वे उलझाव के आँकड़ों को सत्यापित करने के लिए पर्याप्त रूप से कम विचरण रखते हैं। दो QPU को एक के रूप में संचालित करना हम अब दो ईगल QPUs को 127 क्यूबिट्स प्रत्येक को एक वास्तविक समय शास्त्रीय कनेक्शन के माध्यम से एक एकल QPU में जोड़ते हैं। उपकरणों को एक एकल, बड़े प्रोसेसर के रूप में संचालित करने में संयुक्त QPU पर समवर्ती रूप से चलने वाले क्वांटम सर्किट और माप के अलावा, हम दोनों उपकरणों पर कार्य करने वाले गेट्स को निष्पादित करने के लिए गतिशील सर्किट का उपयोग करते हैं। यह एक कसकर सिंक्रनाइज़ेशन और तेज शास्त्रीय संचार द्वारा सक्षम किया गया है, जो मापन परिणामों को इकट्ठा करने और पूरे सिस्टम में नियंत्रण प्रवाह निर्धारित करने के लिए आवश्यक भौतिक रूप से अलग उपकरणों के बीच आवश्यक है । 29 हम दो QPUs से गुज़री हुई भारी-षट्कोणीय छल्लों से बनी 134 क्यूबिट्स पर एक ग्राफ स्थिति को इंजीनियर करके इस वास्तविक समय शास्त्रीय कनेक्शन का परीक्षण करते हैं (चित्र 3)। इन छल्लों को दो-स्तरीय सिस्टम और रीडआउट समस्याओं से ग्रस्त क्यूबिट्स को छोड़कर चुना गया था ताकि एक उच्च-गुणवत्ता वाली ग्राफ स्थिति सुनिश्चित हो सके। यह ग्राफ तीन आयामों में एक वलय बनाता है और चार लंबी दूरी के गेट्स की आवश्यकता होती है जिन्हें हम LO और LOCC के साथ लागू करते हैं। पहले की तरह, LOCC प्रोटोकॉल को कटे हुए बेल जोड़ों के लिए प्रति कट गेट दो अतिरिक्त क्यूबिट्स की आवश्यकता होती है। पिछले अनुभाग की तरह, हम अपने परिणामों को एक ऐसे ग्राफ से बेंचमार्क करते हैं जो दोनों QPUs को पार करने वाले किनारों को लागू नहीं करता है। चूँकि दो उपकरणों के बीच कोई क्वांटम लिंक नहीं है, स्वैप गेट्स के साथ एक बेंचमार्क असंभव है। जब हम LO और LOCC के साथ 99% आत्मविश्वास स्तर पर ग्राफ लागू करते हैं तो सभी किनारों में द्विपक्षीय उलझाव के आँकड़े प्रदर्शित होते हैं। इसके अलावा, LO और LOCC स्टेबिलाइजर्स लंबी दूरी के गेट से अप्रभावित नोड्स के लिए ड्रॉप किए गए एज बेंचमार्क (चित्र 3सी) के समान गुणवत्ता वाले होते हैं। लंबी दूरी के गेट से प्रभावित स्टेबिलाइजर्स में ड्रॉप किए गए एज बेंचमार्क की तुलना में त्रुटि में बड़ी कमी आई है। नोड स्टेबिलाइजर्स पर निरपेक्ष त्रुटियों का योग ∑i∈V |Si - 1|, क्रमशः ड्रॉप किए गए एज बेंचमार्क, LOCC और LO के लिए 21.0, 19.2 और 12.6 है। पहले की तरह, हम LOCC के LO पर 6.6 अतिरिक्त त्रुटियों को टेलीपोर्टेशन सर्किट और कटे हुए बेल जोड़ों में देरी और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। LOCC परिणाम प्रदर्शित करते हैं कि कैसे एक गतिशील क्वांटम सर्किट जिसमें दो उप-सर्किट एक वास्तविक समय शास्त्रीय लिंक द्वारा जुड़े हुए हैं, दो अन्यथा अलग-अलग QPUs पर निष्पादित किए जा सकते हैं। LO परिणाम 127 क्यूबिट्स वाले एकल डिवाइस पर प्राप्त किए जा सकते हैं, जो कि उप-सर्किट को क्रमिक रूप से चलाने की लागत पर रन-टाइम के एक अतिरिक्त कारक 2 के साथ है। , तीन आयामों में आवधिक सीमाओं के साथ ग्राफ स्थिति। नीले किनारे कटे हुए किनारे हैं। , एक एकल डिवाइस के रूप में 254 क्यूबिट्स के साथ संचालित दो ईगल QPUs का युग्मन मानचित्र। बैंगनी नोड्स ए में ग्राफ स्थिति बनाने वाले क्यूबिट्स हैं और नीले नोड्स कटे हुए बेल जोड़ों के लिए उपयोग किए जाते हैं। , , स्टेबिलाइजर्स (सी) और एज गवाहों (डी) पर निरपेक्ष त्रुटि, LOCC (ठोस हरा) और LO (ठोस नारंगी) और ड्रॉप किए गए एज बेंचमार्क ग्राफ (बिंदीदार लाल) पर लागू की गई, जैसा कि ए में ग्राफ स्थिति के लिए है। सी और डी में, तारे उन स्टेबिलाइजर्स और एज गवाहों को दिखाते हैं जो कटे हुए किनारों से प्रभावित होते हैं। सी और डी में, ग्रे क्षेत्र क्रमशः नोड स्टेबिलाइजर्स और एज गवाहों से मेल खाता है, जो कट से प्रभावित होते हैं। सी और डी में, हम देखते हैं कि LO कार्यान्वयन ड्रॉप किए गए एज बेंचमार्क से बेहतर प्रदर्शन करता है, जिसे हम बेहतर डिवाइस स्थितियों के लिए जिम्मेदार ठहराते हैं क्योंकि यह डेटा बेंचमार्क और LOCC डेटा से एक अलग दिन लिया गया था। ए बी सी डी चर्चा और निष्कर्ष हम LO और LOCC के साथ लंबी दूरी के गेट्स को लागू करते हैं। इन गेट्स के साथ, हम 103-नोड समतल जाली पर आवधिक सीमा की स्थितियों को इंजीनियर करते हैं और 134 क्यूबिट्स पर एक ग्राफ स्थिति बनाने के लिए वास्तविक समय में दो ईगल प्रोसेसर को जोड़ते हैं, जो एक एकल चिप की क्षमताओं से परे जाता है। यहां, हमने गतिशील सर्किट के स्केलेबल गुणों को उजागर करने के लिए एक अनुप्रयोग के रूप में ग्राफ राज्यों को लागू करने के लिए चुना। हमारे कटे हुए बेल जोड़े की फैक्ट्रियां संदर्भ 17 में प्रस्तुत LOCC योजना को सक्षम बनाती हैं। LO और LOCC दोनों प्रोटोकॉल उच्च-गुणवत्ता वाले परिणाम प्रदान करते हैं जो एक हार्डवेयर-नेटिव बेंचमार्क से बारीकी से मेल खाते हैं। सर्किट कटिंग मापे गए अवलोकनों के विचरण को बढ़ाती है। हम गवाहों पर सांख्यिकीय परीक्षणों द्वारा इंगित दोनों LO और LOCC योजनाओं में विचरण को नियंत्रण में रख सकते हैं। मापे गए विचरण की एक गहन चर्चा सप्लीमेंट्री इनफॉर्मेशन । में पाई जाती है QPD से विचरण वृद्धि वह कारण है कि अनुसंधान अब नमूना ओवरहेड को कम करने पर केंद्रित है। हाल ही में यह दिखाया गया है कि समानांतर में कई दो-क्यूबिट गेट्स को काटना, LOCC के समान नमूना ओवरहेड के साथ इष्टतम LO QPDs में परिणत होता है, लेकिन एक अतिरिक्त एंसिला क्यूबिट और संभावित रीसेट , की आवश्यकता होती है। LOCC में, QPD केवल बेल जोड़ों को काटने के लिए आवश्यक है। यह महंगा QPD हटाया जा सकता है, यानी, कोई शॉट ओवरहेड नहीं, कई चिप्स में उलझाव वितरित करके , । निकट से मध्यम अवधि में, यह पारंपरिक केबलों पर माइक्रोवेव शासन में संचालन गेट्स , , के माध्यम से किया जा सकता है, या, लंबी अवधि में, एक ऑप्टिकल-से-माइक्रोवेव ट्रांसडक्शन , , के साथ। उलझाव वितरण आम तौर पर शोरगुल वाला होता है और गैर-अधिकतम उलझे हुए राज्यों का परिणाम हो सकता है। हालाँकि, गेट टेलीपोर्टेशन के लिए एक अधिकतम उलझे हुए संसाधन की आवश्यकता होती है। फिर भी, गैर-अधिकतम उलझे हुए राज्य QPD की नमूना लागत को कम कर सकते हैं और गैर-अधिकतम उलझे हुए राज्यों की कई प्रतियां टेलीपोर्टेशन के लिए एक शुद्ध स्थिति 30 31 32 33 10 34 35 36 37 38 39 40
