লেখকবৃন্দ: আলমুডেনা কারেরা ভázquez ক্যারোলিন টোর্নোভ দিয়েগো রিস্টে স্টেফান ওয়েরনার মাইকা তাকিতা ড্যানিয়েল জে. এগার সারাংশ কোয়ান্টাম কম্পিউটার কোয়ান্টাম মেকানিক্সের সূত্র ব্যবহার করে তথ্য প্রক্রিয়া করে। বর্তমান কোয়ান্টাম হার্ডওয়্যার নয়েজি, তথ্য স্বল্প সময়ের জন্য সংরক্ষণ করতে পারে এবং এটি কয়েকটি কোয়ান্টাম বিট, অর্থাৎ কিউবিটে সীমাবদ্ধ, যা সাধারণত একটি একক কোয়ান্টাম প্রসেসিং ইউনিট (QPU) তে প্ল্যানার কানেক্টিভিটিতে সাজানো থাকে [১]। তবে, কোয়ান্টাম কম্পিউটিংয়ের অনেক অ্যাপ্লিকেশনের জন্য হার্ডওয়্যার দ্বারা প্রদত্ত প্ল্যানার ল্যাটিসের চেয়ে বেশি কানেক্টিভিটি প্রয়োজন এবং একটি একক কোয়ান্টাম প্রসেসিং ইউনিটে উপলব্ধ কিউবিটের চেয়ে বেশি কিউবিট প্রয়োজন। সম্প্রদায় আশা করে যে তারা ক্লাসিক্যাল কমিউনিকেশন ব্যবহার করে QPU গুলো সংযুক্ত করে এই সীমাবদ্ধতাগুলি মোকাবেলা করতে পারবে, যা এখনও পরীক্ষামূলকভাবে প্রমাণিত হয়নি। এখানে আমরা ত্রুটি-প্রশমিত ডাইনামিক সার্কিট এবং সার্কিট কাটিং পরীক্ষামূলকভাবে প্রয়োগ করি, যা দুটি QPU জুড়ে ১৪২টি কিউবিট ব্যবহার করে পর্যায়ক্রমিক কানেক্টিভিটি প্রয়োজন এমন কোয়ান্টাম স্টেট তৈরি করে, যেখানে প্রতিটি QPU ১২৭টি কিউবিট নিয়ে গঠিত এবং একটি ক্লাসিক্যাল লিঙ্কের মাধ্যমে রিয়েল-টাইমে সংযুক্ত থাকে। একটি ডাইনামিক সার্কিটে, কোয়ান্টাম গেটগুলি মিড-সার্কিট পরিমাপের ফলাফলের ভিত্তিতে ক্লাসিক্যালি নিয়ন্ত্রিত হতে পারে, অর্থাৎ কিউবিটগুলির কোহেরেন্স টাইমের একটি ভগ্নাংশের মধ্যে। আমাদের রিয়েল-টাইম ক্লাসিক্যাল লিঙ্ক আমাদের একটি QPU-তে একটি কোয়ান্টাম গেট প্রয়োগ করতে সক্ষম করে যা অন্য QPU-তে একটি পরিমাপের ফলাফলের উপর নির্ভরশীল। অধিকন্তু, ত্রুটি-প্রশমিত কন্ট্রোল ফ্লো কোয়ান্টাম কিউবিট কানেক্টিভিটি এবং হার্ডওয়্যারের ইন্সট্রাকশন সেট বাড়িয়ে তোলে, ফলে আমাদের কোয়ান্টাম কম্পিউটারগুলির বহুমুখিতা বৃদ্ধি পায়। আমাদের কাজটি প্রদর্শন করে যে আমরা রিয়েল-টাইম ক্লাসিক্যাল লিঙ্কের মাধ্যমে ত্রুটি-প্রশমিত ডাইনামিক সার্কিট ব্যবহার করে একাধিক কোয়ান্টাম প্রসেসরকে একটি হিসাবে ব্যবহার করতে পারি। প্রধান কোয়ান্টাম কম্পিউটারগুলো কোয়ান্টাম বিটগুলিতে এনকোড করা তথ্যকে ইউনিটরি অপারেশন ব্যবহার করে প্রক্রিয়া করে। যাইহোক, কোয়ান্টাম কম্পিউটারগুলো নয়েজি এবং বেশিরভাগ বৃহৎ-স্কেলের আর্কিটেকচারগুলো ফিজিক্যাল কিউবিটগুলোকে একটি প্ল্যানার ল্যাটিসে সাজায়। তা সত্ত্বেও, ত্রুটি প্রশমন সহ বর্তমান প্রসেসরগুলো ইতিমধ্যেই ১২৭টি কিউবিট বিশিষ্ট হার্ডওয়্যার-নেটিভ আইসিং মডেল সিমুলেট করতে পারে এবং ক্লাসিক্যাল কম্পিউটারগুলির ব্রুট-ফোর্স পদ্ধতির সাথে তুলনা করলে প্রায় একই স্কেলে অবজারভেবলস পরিমাপ করতে পারে [১]। কোয়ান্টাম কম্পিউটারগুলির উপযোগিতা আরও স্কেলিং এবং তাদের সীমাবদ্ধ কিউবিট কানেক্টিভিটি অতিক্রম করার উপর নির্ভর করে। একটি মডুলার অ্যাপ্রোচ বর্তমান নয়েজি কোয়ান্টাম প্রসেসরগুলির স্কেলিং [২] এবং ফল্ট-টলারেন্সের জন্য প্রয়োজনীয় বৃহৎ সংখ্যক ফিজিক্যাল কিউবিট অর্জনের জন্য গুরুত্বপূর্ণ [৩]। ট্র্যাপড আয়ন এবং নিউট্রাল অ্যাটম আর্কিটেকচারগুলো কিউবিটগুলোকে ফিজিক্যালি পরিবহন করে মডুলারিটি অর্জন করতে পারে [৪, ৫]। নিকট ভবিষ্যতে, সুপারকন্ডাক্টিং কিউবিটগুলিতে [৬] মডুলারিটি অর্জন করা হয় শর্ট-রেঞ্জ ইন্টারকানেক্টের মাধ্যমে যা সংলগ্ন চিপগুলিকে সংযুক্ত করে [৭, ৮]। মাঝারি মেয়াদে, মাইক্রোওয়েভ রেজিমে পরিচালিত দীর্ঘ-পাল্লার গেটগুলি দীর্ঘ প্রচলিত তারের মাধ্যমে সম্পন্ন হতে পারে [৯, ১০, ১১]। এটি নন-প্ল্যানার কিউবিট কানেক্টিভিটি সক্ষম করবে যা দক্ষ ত্রুটি সংশোধনের জন্য উপযুক্ত [৩]। একটি দীর্ঘমেয়াদী বিকল্প হল একটি অপটিক্যাল লিঙ্কের মাধ্যমে রিমোট QPU গুলোকে এনট্যাঙ্গল করা, যা একটি মাইক্রোওয়েভ থেকে অপটিক্যাল ট্রান্সডাকশন ব্যবহার করে [১২], যা আমাদের জ্ঞান অনুযায়ী এখনও প্রদর্শিত হয়নি। অধিকন্তু, ডাইনামিক সার্কিটগুলো মিড-সার্কিট পরিমাপ (MCMs) সম্পাদন করে এবং কিউবিটগুলির কোহেরেন্স টাইমের মধ্যে একটি গেটকে ক্লাসিক্যালি নিয়ন্ত্রণ করে কোয়ান্টাম কম্পিউটারের অপারেশনের সেটকে প্রসারিত করে। তারা অ্যালগরিদমিক গুণমান [১৩] এবং কিউবিট কানেক্টিভিটি [১৪] উন্নত করে। আমরা যেমন দেখাবো, ডাইনামিক সার্কিটগুলো একটি ক্লাসিক্যাল লিঙ্কের মাধ্যমে রিয়েল-টাইমে QPU গুলোকে সংযুক্ত করে মডুলারিটি সক্ষম করে। আমরা একটি মডুলার আর্কিটেকচারে দীর্ঘ-পাল্লার মিথস্ক্রিয়া বাস্তবায়নের জন্য ভার্চুয়াল গেটের উপর ভিত্তি করে একটি পরিপূরক পদ্ধতি গ্রহণ করি। আমরা যেকোনো অবস্থানে কিউবিটগুলিকে সংযুক্ত করি এবং কোয়াসি-প্রোবাবিলিটি ডিকম্পোজিশন (QPD) [১৫, ১৬, ১৭] এর মাধ্যমে এনট্যাঙ্গলমেন্টের পরিসংখ্যান তৈরি করি। আমরা একটি লোকাল অপারেশনস (LO) মাত্র স্কিম [১৬] কে একটি ক্লাসিক্যাল কমিউনিকেশন (LOCC) দ্বারা পরিবর্ধিত স্কিমের [১৭] সাথে তুলনা করি। LO স্কিম, একটি দুই-কিউবিট সেটিংয়ে প্রদর্শিত [১৮], শুধুমাত্র স্থানীয় অপারেশন সহ একাধিক কোয়ান্টাম সার্কিট সম্পাদনের প্রয়োজন। বিপরীতভাবে, LOCC বাস্তবায়নের জন্য, আমরা দুই-কিউবিট গেট তৈরি করতে টেলিপোর্টেশন সার্কিটে ভার্চুয়াল বেল জোড়া ব্যবহার করি [১৯, ২০]। স্পার্স এবং প্ল্যানার কানেক্টিভিটি সহ কোয়ান্টাম হার্ডওয়্যারে, যেকোনো কিউবিটগুলির মধ্যে একটি বেল জোড়া তৈরি করার জন্য একটি দীর্ঘ-পাল্লার কন্ট্রোলড-নট (CNOT) গেটের প্রয়োজন হয়। এই গেটগুলি এড়াতে, আমরা স্থানীয় অপারেশনগুলির উপর একটি QPD ব্যবহার করি যার ফলে কাট বেল জোড়া তৈরি হয় যা টেলিপোর্টেশন ব্যবহার করে। LO-এর ক্লাসিক্যাল লিঙ্কের প্রয়োজন হয় না এবং তাই LOCC-এর চেয়ে বাস্তবায়ন করা সহজ। তবে, যেহেতু LOCC-এর শুধুমাত্র একটি প্যারামিটারাইজড টেমপ্লেট সার্কিট প্রয়োজন, এটি LO-এর চেয়ে কম্পাইল করা বেশি কার্যকর এবং এর QPD-এর খরচ LO স্কিমের চেয়ে কম। আমাদের কাজটি চারটি মূল অবদান রাখে। প্রথমত, আমরা রিফ. [১৭] তে ভার্চুয়াল গেট তৈরি করার জন্য একাধিক কাট বেল জোড়া তৈরি করার জন্য কোয়ান্টাম সার্কিট এবং QPD উপস্থাপন করি। দ্বিতীয়ত, আমরা ডাইনামিক সার্কিটগুলিতে ক্লাসিক্যাল কন্ট্রোল হার্ডওয়্যারের ল্যাটেন্সির কারণে উদ্ভূত ত্রুটিগুলি দমন করি এবং প্রশমিত করি [২১] ডায়নামিক ডিকলিং এবং জিরো-নয়েজ এক্সট্রাপোলেশন [২২] এর সমন্বয়ের মাধ্যমে। তৃতীয়ত, আমরা ১০৩-নোড গ্রাফ স্টেটে পর্যায়ক্রমিক বাউন্ডারি কন্ডিশন প্রকৌশলের জন্য এই পদ্ধতিগুলি ব্যবহার করি। চতুর্থত, আমরা দুটি পৃথক QPU-এর মধ্যে একটি রিয়েল-টাইম ক্লাসিক্যাল সংযোগ প্রদর্শন করি, এইভাবে একটি ক্লাসিক্যাল লিঙ্কের মাধ্যমে বিতরণ করা QPU-গুলির একটি সিস্টেমকে একটি হিসাবে পরিচালনা করা যেতে পারে [২৩]। ডাইনামিক সার্কিটগুলির সাথে মিলিতভাবে, এটি আমাদের উভয় চিপকে একটি একক কোয়ান্টাম কম্পিউটার হিসাবে পরিচালনা করতে সক্ষম করে, যা আমরা ১৪২টি কিউবিটে উভয় ডিভাইসে বিস্তৃত একটি পর্যায়ক্রমিক গ্রাফ স্টেট তৈরি করে উদাহরণস্বরূপ দেখিয়েছি। আমরা দীর্ঘ-পাল্লার গেট তৈরির একটি পথের আলোচনা করি এবং আমাদের উপসংহার প্রদান করি। সার্কিট কাটিং আমরা বড় কোয়ান্টাম সার্কিট চালাই যা কিউবিট সংখ্যা বা কানেক্টিভিটির সীমাবদ্ধতার কারণে সরাসরি আমাদের হার্ডওয়্যারে কার্যকর নাও হতে পারে। সার্কিট কাটিং একটি জটিল সার্কিটকে সাব-সার্কিটে বিভক্ত করে যা পৃথকভাবে কার্যকর করা যেতে পারে [১৫, ১৬, ১৭, ২৪, ২৫, ২৬]। তবে, আমাদের অবশ্যই সার্কিটের সংখ্যা বাড়াতে হবে, যা আমরা স্যাম্পলিং ওভারহেড বলি। এই সাব-সার্কিটগুলি থেকে প্রাপ্ত ফলাফলগুলি মূল সার্কিটের ফলাফল প্রদান করতে ক্লাসিক্যালি পুনরায় একত্রিত করা হয় (পদ্ধতি [Sec6])। যেহেতু আমাদের কাজের অন্যতম প্রধান অবদান হল LOCC ব্যবহার করে ভার্চুয়াল গেট বাস্তবায়ন করা, তাই আমরা দেখাই কিভাবে স্থানীয় অপারেশন ব্যবহার করে প্রয়োজনীয় কাট বেল জোড়া তৈরি করা যায়। এখানে, একাধিক কাট বেল জোড়া প্যারামিটারাইজড কোয়ান্টাম সার্কিটের মাধ্যমে তৈরি করা হয়, যাকে আমরা একটি কাট বেল পেয়ার ফ্যাক্টরি বলি (চিত্র [Fig1b,c])। একই সময়ে একাধিক জোড়া কাটার ফলে স্যাম্পলিং ওভারহেড কম হয় [১৭]। যেহেতু কাট বেল পেয়ার ফ্যাক্টরি দুটি বিচ্ছিন্ন কোয়ান্টাম সার্কিট গঠন করে, আমরা প্রতিটি সাব-সার্কিটকে দীর্ঘ-পাল্লার গেটযুক্ত কিউবিটগুলির কাছাকাছি স্থাপন করি। ফলস্বরূপ রিসোর্সটি তখন একটি টেলিপোর্টেশন সার্কিটে ব্যবহৃত হয়। উদাহরণস্বরূপ, চিত্র [Fig1b] তে, কাট বেল জোড়াগুলি কিউবিট জোড়া (০, ১) এবং (২, ৩) তে CNOT গেট তৈরি করতে ব্যবহৃত হয় (বিভাগ ' ' দেখুন)। কাট বেল পেয়ার ফ্যাক্টরি , একটি IBM Quantum System Two আর্কিটেকচারের চিত্র। এখানে, দুটি ১২৭ কিউবিট বিশিষ্ট Eagle QPU একটি রিয়েল-টাইম ক্লাসিক্যাল লিঙ্কের সাথে সংযুক্ত। প্রতিটি QPU তার র্যাকে থাকা ইলেকট্রনিক্স দ্বারা নিয়ন্ত্রিত হয়। আমরা উভয় QPU-কে একটি হিসাবে পরিচালনা করার জন্য উভয় র্যাককে কঠোরভাবে সিঙ্ক্রোনাইজ করি। , টেলিপোর্টেশন সার্কিটে কাট বেল জোড়া ব্যবহার করে কিউবিট জোড়া ( 0, 1) এবং ( 2, 3) তে ভার্চুয়াল CNOT গেট বাস্তবায়নের জন্য টেমপ্লেট কোয়ান্টাম সার্কিট, LOCC ব্যবহার করে। বেগুনি ডাবল লাইনগুলি রিয়েল-টাইম ক্লাসিক্যাল লিঙ্কের প্রতিনিধিত্ব করে। , দুটি যুগপৎ কাট বেল জোড়ার জন্য কাট বেল পেয়ার ফ্যাক্টরি 2( )। QPD-তে মোট ২৭টি ভিন্ন প্যারামিটার সেট রয়েছে। এখানে, । ক খ q q q q গ C θ i θ i পর্যায়ক্রমিক সীমানা শর্ত আমরা ibm_kyiv, একটি Eagle প্রসেসরে [১] পর্যায়ক্রমিক সীমানা শর্ত সহ একটি গ্রাফ স্টেট | ⟩ তৈরি করি, যা এর ফিজিক্যাল কানেক্টিভিটি দ্বারা আরোপিত সীমা অতিক্রম করে (বিভাগ ' ')। এখানে, এর ∣ = ১০৩টি নোড রয়েছে এবং চারটি দীর্ঘ-পাল্লার এজ = {(১, ৯৫), (২, ৯৮), (৬, ১০২), (৭, ৯৭)} প্রয়োজন যা Eagle প্রসেসরের উপরের এবং নীচের কিউবিটগুলির মধ্যে অবস্থিত (চিত্র [Fig2a])। আমরা প্রতিটি নোডে নোড স্টেবিলাইজার এবং প্রতিটি এজ ( , ) ∈ জুড়ে স্টেবিলাইজারগুলির গুণফল পরিমাপ করি। এই স্টেবিলাইজারগুলি থেকে, আমরা একটি এনট্যাঙ্গলমেন্ট উইটনেস তৈরি করি, যা এজ ( , ) ∈ জুড়ে বাইপার্টাইট এনট্যাঙ্গলমেন্ট থাকলে নেগেটিভ হয় [২৭] (বিভাগ ' ')। আমরা বাইপার্টাইট এনট্যাঙ্গলমেন্টের উপর ফোকাস করি কারণ এটিই সেই রিসোর্স যা আমরা ভার্চুয়াল গেট দিয়ে পুনরায় তৈরি করতে চাই। দুইয়ের বেশি পক্ষের মধ্যে এনট্যাঙ্গলমেন্টের উইটনেস পরিমাপ করলে শুধুমাত্র নন-ভার্চুয়াল গেট এবং পরিমাপের গুণমান পরিমাপ করা হবে, যা ভার্চুয়াল গেটগুলির প্রভাবকে কম স্পষ্ট করে তুলবে। G গ্রাফ স্টেট G |V Elr Si i j E SiSj i j E এনট্যাঙ্গলমেন্ট উইটনেস , হেভি-হেক্সাগোনাল গ্রাফটি এজ (১, ৯৫), (২, ৯৮), (৬, ১০২) এবং (৭, ৯৭) দ্বারা নিজেদের উপর ভাঁজ করা হয়েছে, যা নীল রঙে হাইলাইট করা হয়েছে। আমরা এই এজগুলো কাটি। , নোড স্টেবিলাইজার (উপরের) এবং উইটনেস (নীচে), দীর্ঘ-পাল্লার এজগুলির কাছাকাছি নোড এবং এজগুলির জন্য ১ স্ট্যান্ডার্ড ডেভিয়েশন সহ। উল্লম্ব ড্যাশড লাইনগুলি তাদের কাট এজ থেকে দূরত্বের দ্বারা স্টেবিলাইজার এবং উইটনেস গ্রুপ করে। , স্টেবিলাইজার ত্রুটির ক্রমযোজিত বিতরণ ফাংশন। তারকা চিহ্নগুলি নোড স্টেবিলাইজার নির্দেশ করে যেগুলির একটি এজ দীর্ঘ-পাল্লার গেট দ্বারা বাস্তবায়িত হয়। ড্রপড এজ বেঞ্চমার্কে (ড্যাশ-ডটেড লাল রেখা), দীর্ঘ-পাল্লার গেটগুলি বাস্তবায়িত হয় না এবং তাই তারকা-চিহ্নিত স্টেবিলাইজারগুলির ত্রুটি ইউনিট হয়। ধূসর অঞ্চলটি কাট দ্বারা প্রভাবিত নোড স্টেবিলাইজারগুলির সাথে সম্পর্কিত সম্ভাব্যতা ভর। – , দ্বি-মাত্রিক বিন্যাসে, সবুজ নোডগুলি ৯৫, ৯৮, ১০২ এবং ৯৭ নোডগুলিকে কাট এজগুলি দেখানোর জন্য প্রতিলিপি করে। তে নীল নোডগুলি কাট বেল জোড়া তৈরি করার জন্য কিউবিট রিসোর্স। নোড এর রঙ হল পরিমাপ করা স্টেবিলাইজার ∣ - 1∣ এর পরম ত্রুটি, যেমনটি কালার বার দ্বারা নির্দেশিত। একটি এজ কালো যদি এনট্যাঙ্গলমেন্ট পরিসংখ্যান ৯৯% আত্মবিশ্বাস স্তরে সনাক্ত করা হয় এবং ভায়োলেট যদি না হয়। তে, দীর্ঘ-পাল্লার গেটগুলি SWAP গেট ব্যবহার করে বাস্তবায়িত হয়। তে, একই গেটগুলি LOCC ব্যবহার করে বাস্তবায়িত হয়। তে, সেগুলি একেবারেই বাস্তবায়িত হয় না। ক খ Sj গ Sj ঘ চ ঙ i Si ঘ ঙ চ আমরা তিনটি ভিন্ন পদ্ধতি ব্যবহার করে | ⟩ প্রস্তুত করি। হার্ডওয়্যার-নেটিভ এজগুলি সর্বদা CNOT গেট ব্যবহার করে বাস্তবায়িত হয় তবে পর্যায়ক্রমিক সীমানা শর্তগুলি (১) SWAP গেট, (২) LOCC এবং (৩) LO ব্যবহার করে পুরো ল্যাটিস জুড়ে কিউবিটগুলিকে সংযুক্ত করে বাস্তবায়িত হয়। LOCC এবং LO-এর মধ্যে প্রধান পার্থক্য হল একটি ফিড-ফরোয়ার্ড অপারেশন যা একক-কিউবিট গেট নিয়ে গঠিত যা 2 পরিমাপের ফলাফলের উপর নির্ভর করে, যেখানে হল কাটের সংখ্যা। ২২ টি কেসের প্রতিটি একটি অনন্য সংমিশ্রণ এবং/অথবা গেটগুলিকে উপযুক্ত কিউবিটগুলিতে ট্রিগার করে। পরিমাপের ফলাফল সংগ্রহ করা, সংশ্লিষ্ট কেস নির্ধারণ করা এবং এর ভিত্তিতে কাজ করা নিয়ন্ত্রণ হার্ডওয়্যার দ্বারা রিয়েল-টাইমে সম্পাদিত হয়, একটি নির্দিষ্ট অতিরিক্ত ল্যাটেন্সির ব্যয়ে। আমরা জিরো-নয়েজ এক্সট্রাপোলেশন [২২] এবং স্ট্যাগার্ড ডায়নামিক ডিকলিং [২১, ২৮] ব্যবহার করে এই ল্যাটেন্সি থেকে উদ্ভূত ত্রুটিগুলি প্রশমিত এবং দমন করি (বিভাগ ' ')। G n n n X Z ত্রুটি-প্রশমিত কোয়ান্টাম সার্কিট সুইচ ইন্সট্রাকশন আমরা | ⟩ এর SWAP, LOCC এবং LO বাস্তবায়নগুলিকে ′ = ( , ′) গ্রাফ স্টেটের সাথে বেঞ্চমার্ক করি, যা দীর্ঘ-পাল্লার গেটগুলি বাদ দিয়ে প্রাপ্ত হয়, অর্থাৎ ′ = \ । ′⟩ প্রস্তুতকারী সার্কিটটির জন্য শুধুমাত্র ১১২টি CNOT গেট প্রয়োজন যা Eagle প্রসেসরের হেভি-হেক্সাগোনাল টপোলজি অনুসরণ করে তিনটি স্তরে সাজানো। এই সার্কিটটি | ⟩ এর নোড এবং এজ স্টেবিলাইজারগুলি পরিমাপ করার সময় বড় ত্রুটি রিপোর্ট করবে কারণ এটি | ′⟩ বাস্তবায়নের জন্য ডিজাইন করা হয়েছে। আমরা এই হার্ডওয়্যার-নেটিভ বেঞ্চমার্ককে ড্রপড এজ বেঞ্চমার্ক বলি। সোয়াপ-ভিত্তিক সার্কিটটির জন্য দীর্ঘ-পাল্লার এজ তৈরি করতে অতিরিক্ত ২৬২টি CNOT গেটের প্রয়োজন হয়, যা পরিমাপ করা স্টেবিলাইজারগুলির মানকে ব্যাপকভাবে হ্রাস করে (চিত্র [Fig2b-d])। বিপরীতভাবে, এজগুলির LOCC এবং LO বাস্তবায়নের জন্য SWAP গেটের প্রয়োজন হয় না। কাট গেটে জড়িত নয় এমন নোডগুলির জন্য তাদের নোড এবং এজ স্টেবিলাইজারগুলির ত্রুটিগুলি ড্রপড এজ বেঞ্চমার্কের সাথে ঘনিষ্ঠভাবে মিলে যায় (চিত্র [Fig2b,c])। বিপরীতভাবে, একটি ভার্চুয়াল গেট জড়িত স্টেবিলাইজারগুলির ত্রুটি ড্রপড এজ বেঞ্চমার্ক এবং সোয়াপ বাস্তবায়নের চেয়ে কম (চিত্র [Fig2c], তারকা চিহ্ন)। একটি সামগ্রিক গুণমান মেট্রিক হিসাবে, আমরা প্রথমে নোড স্টেবিলাইজারগুলির উপর পরম ত্রুটিগুলির যোগফল রিপোর্ট করি, অর্থাৎ, ∑ ∈ ∣ - 1∣ (এক্সটেন্ডেড ডেটা টেবিল [Tab1])। বৃহৎ SWAP ওভারহেড ৪৪.৩ যোগফল পরম ত্রুটির জন্য দায়ী। ড্রপড এজ বেঞ্চমার্কে ১৩.১ ত্রুটি চারটি কাটের আটটি নোড দ্বারা প্রভাবিত (চিত্র [Fig2c], তারকা চিহ্ন)। বিপরীতে, LO এবং LOCC ত্রুটিগুলি MCMs দ্বারা প্রভাবিত হয়। আমরা LOCC-এর LO-এর উপর অতিরিক্ত ১.৯ ত্রুটি টেলিপোর্টেশন সার্কিট এবং কাট বেল জোড়াগুলিতে বিলম্ব এবং CNOT গেটগুলিতে আরোপ করি। SWAP-ভিত্তিক ফলাফলে, ৯৯% আত্মবিশ্বাস স্তরে ১১৬টি এজের মধ্যে ৩৫টিতে এনট্যাঙ্গলমেন্ট সনাক্ত করতে পারে না (চিত্র [Fig2b,d])। LO এবং LOCC বাস্তবায়নের জন্য, জুড়ে বাইপার্টাইট এনট্যাঙ্গলমেন্টের পরিসংখ্যান ৯৯% আত্মবিশ্বাস স্তরে সনাক্ত করে (চিত্র [Fig2e])। এই মেট্রিকগুলি দেখায় যে ভার্চুয়াল দীর্ঘ-পাল্লার গেটগুলি SWAP-এর সংকোচনে পরিণত হওয়ার চেয়ে কম ত্রুটি সহ স্টেবিলাইজার তৈরি করে। অধিকন্তু, তারা এনট্যাঙ্গলমেন্টের পরিসংখ্যান যাচাই করার জন্য বৈচিত্র্যকে যথেষ্ট কম রাখে। G G V E E E Elr |G G G Elr Elr i V Si G দুটি QPU কে একটি হিসাবে পরিচালনা করা আমরা এখন ১২৭টি কিউবিট বিশিষ্ট দুটি Eagle QPU কে একটি রিয়েল-টাইম ক্লাসিক্যাল সংযোগের মাধ্যমে একটি একক QPU-তে একত্রিত করি। ডিভাইসগুলিকে একটি একক, বৃহত্তর প্রসেসর হিসাবে পরিচালনা করার মধ্যে বৃহত্তর কিউবিট রেজিস্টার জুড়ে কোয়ান্টাম সার্কিট চালানো অন্তর্ভুক্ত। ইউনিটারি গেট এবং পরিমাপগুলি যা সম্মিলিত QPU-তে একযোগে চলে তা ছাড়াও, আমরা উভয় ডিভাইসের কিউবিটগুলিতে কাজ করে এমন গেটগুলি সম্পাদন করতে ডাইনামিক সার্কিট ব্যবহার করি। এটি কঠোর সিঙ্ক্রোনাইজেশন এবং ফিজিক্যালি পৃথক যন্ত্রগুলির মধ্যে দ্রুত ক্লাসিক্যাল যোগাযোগের মাধ্যমে সক্ষম করা হয়, যা পুরো সিস্টেম জুড়ে পরিমাপের ফলাফল সংগ্রহ এবং কন্ট্রোল ফ্লো নির্ধারণের জন্য প্রয়োজন [২৯]। আমরা দুটি Eagle QPU-কে একটি একক প্রসেসর হিসাবে সংযুক্ত করে ১৪২টি কিউবিট বিশিষ্ট একটি গ্রাফ স্টেট তৈরি করে এই রিয়েল-টাইম ক্লাসিক্যাল সংযোগ পরীক্ষা করি, যা উভয় QPU-এর মধ্য দিয়ে যায় (চিত্র [Fig3])। এই রিংগুলি দুই-স্তরের সিস্টেম এবং রিডআউট সমস্যাযুক্ত কিউবিটগুলি বাদ দিয়ে বেছে নেওয়া হয়েছিল যাতে উচ্চ-মানের গ্রাফ স্টেট নিশ্চিত করা যায়। এই গ্রাফটি ত্রিমাত্রিকভাবে একটি রিং গঠন করে এবং চারটি দীর্ঘ-পাল্লার গেটের প্রয়োজন হয় যা আমরা LO এবং LOCC ব্যবহার করে বাস্তবায়ন করি। আগের মতো, LOCC প্রোটোকলের জন্য কাট গেটের প্রতি দুটি অতিরিক্ত কিউবিটের প্রয়োজন হয় কাট বেল জোড়ার জন্য। পূর্ববর্তী বিভাগে যেমন, আমরা দুটি QPU-কে সংযুক্ত করে না এমন একটি গ্রাফের সাথে আমাদের ফলাফলগুলি বেঞ্চমার্ক করি। যেহেতু দুটি ডিভাইসের মধ্যে কোনও কোয়ান্টাম লিঙ্ক নেই, তাই SWAP গেটগুলির সাথে একটি বেঞ্চমার্ক অসম্ভব। LO এবং LOCC ব্যবহার করে গ্রাফটি বাস্তবায়ন করার সময় সমস্ত এজ ৯৯% আত্মবিশ্বাস স্তরে বাইপার্টাইট এনট্যাঙ্গলমেন্টের পরিসংখ্যান প্রদর্শন করে। অধিকন্তু, LO এবং LOCC স্টেবিলাইজারগুলি ড্রপড এজ বেঞ্চমার্কের তুলনায় একই মানের হয় যা একটি দীর্ঘ-পাল্লার গেট দ্বারা প্রভাবিত নয় এমন নোডগুলির জন্য (চিত্র [Fig3c])। দীর্ঘ-পাল্লার গেট দ্বারা প্রভাবিত স্টেবিলাইজারগুলির ত্রুটি ড্রপড এজ বেঞ্চমার্কের তুলনায় একটি বড় হ্রাস দেখায়। নোড স্টেবিলাইজারগুলির উপর পরম ত্রুটিগুলির যোগফল ∑ ∈ ∣ - 1∣, ড্রপড এজ বেঞ্চমার্ক, LOCC এবং LO-এর জন্য যথাক্রমে ২১.০, ১৯.২ এবং ১২.৬। পূর্বের মতো, আমরা LOCC-এর LO-এর উপর অতিরিক্ত ৬.৬ ত্রুটি টেলিপোর্টেশন সার্কিট এবং কাট বেল জোড়াগুলিতে বিলম্ব এবং CNOT গেটগুলিতে আরোপ করি। LOCC ফলাফলগুলি দেখায় কিভাবে একটি ডাইনামিক কোয়ান্টাম সার্কিট, যেখানে দুটি সাব-সার্কিট একটি রিয়েল-টাইম ক্লাসিক্যাল লিঙ্কের মাধ্যমে সংযুক্ত থাকে, দুটি ভিন্ন QPU-তে কার্যকর করা যেতে পারে। LO ফলাফলগুলি একটি একক ডিভাইসে ১২৭টি কিউবিট সহ অর্জন করা যেতে পারে, তবে সাব-সার্কিটগুলি পর্যায়ক্রমে চালানো যেতে পারে বলে একটি অতিরিক্ত কারণ ২ রান-টাইমের ব্যয়ে। i V Si , ত্রিমাত্রিকভাবে পর্যায়ক্রমিক সীমানা সহ গ্রাফ স্টেট। নীল এজগুলি কাট এজ। , একটি একক ডিভাইস হিসাবে ১৪২টি কিউবিট সহ চালিত দুটি Eagle QPU-এর কাপলিং ম্যাপ। বেগুনি নোডগুলি হল গ্রাফ স্টেট [ক] গঠনকারী কিউবিট এবং নীল নোডগুলি কাট বেল জোড়ার জন্য ব্যবহৃত হয়। , , গ্রাফ স্টেট [ক]-এর জন্য LOCC (সলিড সবুজ) এবং LO (সলিড কমলা) ব্যবহার করে বাস্তবায়িত স্টেবিলাইজারগুলির ( ) এবং এজ উইটনেসগুলির ( ) পরম ত্রুটি এবং একটি ড্রপড এজ বেঞ্চমার্ক গ্রাফ (ডটেড-ড্যাশড লাল) এর জন্য। [ ] এবং [ ]-তে, তারকা চিহ্নগুলি কাট দ্বারা প্রভাবিত স্টেবিলাইজার এবং এজ উইটনেসগুলি দেখায়। [ ] এবং [ ]-তে, ধূসর অঞ্চলটি যথাক্রমে নোড স্টেবিলাইজার এবং এজ উইটনেসগুলির সাথে সম্পর্কিত সম্ভাব্যতা ভর যা কাট দ্বারা প্রভাবিত। [ ] এবং [ ]-তে, আমরা পর্যবেক্ষণ করি যে LO বাস্তবায়ন ড্রপড এজ বেঞ্চমার্ককে ছাড়িয়ে যায়, যা আমরা উন্নত ডিভাইস পরিস্থিতির জন্য দায়ী করি কারণ এই ডেটাগুলি বেঞ্চমার্ক এবং LOCC ডেটার চেয়ে ভিন্ন দিনে নেওয়া হয়েছিল। ক খ গ ঘ গ ঘ গ ঘ গ ঘ গ ঘ আলোচনা এবং উপসংহার আমরা LO এবং LOCC ব্যবহার করে দীর্ঘ-পাল্লার গেটগুলি বাস্তবায়ন করি। এই গেটগুলির সাহায্যে, আমরা ১০৩-নোড প্ল্যানার ল্যাটিসে পর্যায়ক্রমিক সীমানা শর্ত তৈরি করি এবং একটি একক চিপের ক্ষমতা ছাড়িয়ে ১৩৪টি কিউবিটে গ্রাফ স্টেট তৈরি করতে দুটি Eagle প্রসেসরকে রিয়েল-টাইমে সংযুক্ত করি। এখানে, আমরা ডাইনামিক সার্কিটগুলির স্কেলেবল বৈশিষ্ট্যগুলি হাইলাইট করার জন্য একটি অ্যাপ্লিকেশন হিসাবে গ্রাফ স্টেটগুলি বাস্তবায়ন করতে বেছে নিয়েছি। আমাদের কাট বেল পেয়ার ফ্যাক্টরিগুলি রিফ. [১৭]-এ উপস্থাপিত LOCC স্কিম সক্ষম করে। LO এবং LOCC উভয় প্রোটোকলই উচ্চ-মানের ফলাফল প্রদান করে যা একটি হার্ডওয়্যার-নেটিভ বেঞ্চমার্কের সাথে ঘনিষ্ঠভাবে মেলে। সার্কিট কাটিং পরিমাপ করা অবজারভারগুলির বৈচিত্র্য বৃদ্ধি করে। আমরা উইটনেসগুলিতে পরিসংখ্যানগত পরীক্ষাগুলি দ্বারা নির্দেশিত হিসাবে LO এবং LOCC উভয় স্কিমে বৈচিত্র্য নিয়ন্ত্রণে রাখতে পারি। পরিমাপ করা বৈচিত্র্যের একটি গভীর আলোচনা পরিপূরক তথ্যে [MOESM1] পাওয়া যায়। QPD থেকে বৈচিত্র্য বৃদ্ধির কারণে গবেষণা এখন স্যাম্পলিং ওভারহেড কমানোর উপর দৃষ্টি নিবদ্ধ করে। সম্প্রতি দেখানো হয়েছে যে একাধিক দুই-কিউবিট গেট সমান্তরালভাবে কাটার ফলে LO QPD অপ্টিমাল হয় যার স্যাম্পলিং ওভারহেড LOCC-এর সমান কিন্তু একটি অতিরিক্ত অ্যানসিলা কিউবিট এবং সম্ভবত রিসেটের প্রয়োজন হয় [৩০, ৩১]। LOCC-তে, QPD শুধুমাত্র বেল জোড়া কাটার জন্য প্রয়োজন। এই ব্যয়বহুল QPD অপসারণ করা যেতে পারে, অর্থাৎ, কোনও শট ওভারহেড নেই, একাধিক চিপ জুড়ে এনট্যাঙ্গলমেন্ট বিতরণ করে [৩২, ৩৩]। নিকট এবং মধ্য মেয়াদে, এটি প্রচলিত তারের মাধ্যমে মাইক্রোওয়েভ রেজিমে গেটগুলি পরিচালনা করে [১০, ৩৪, ৩৫] অথবা, দীর্ঘ মেয়াদে, একটি অপটিক্যাল-টু-মাইক্রোওয়েভ ট্রান্সডাকশন [৩৬, ৩৭, ৩৮] ব্যবহার করে করা যেতে পারে। এনট্যাঙ্গলমেন্ট বিতরণ সাধারণত নয়েজি হয় এবং নন-ম্যাক্সিমালি এনট্যাঙ্গলড স্টেট তৈরি করতে পারে। তবে, গেট টেলিপোর্টেশনের জন্য একটি ম্যাক্সিমালি এনট্যাঙ্গলড রিসোর্সের প্রয়োজন হয়। তা সত্ত্বেও, নন-ম্যাক্সিমালি এনট্যাঙ্গলড স্টেটগুলি QPD-এর স্যাম্পলিং খরচ কমাতে পারে [৩৯] এবং নন-ম্যাক্সিমালি এনট্যাঙ্গলড স্টেটের একাধিক কপি রিসেট করার জন্য প্রায় ২৫০ μs পর্যন্ত বিলম্বের মধ্যে টেলিপোর্টেশনের জন্য একটি পিওর স্টেটে ডিস্টিল করা যেতে পারে [৪১] কোয়ান্টাম সার্কিট সম্পাদনের সময় বা সম্ভবত পরপর শটগুলির মধ্যে। এই সেটিংসগুলির সাথে মিলিতভাবে, আমাদের ত্রুটি-প্রশমিত এবং দমন করা ডাইনামিক সার্কিটগুলি সার্কিট কাটিংয়ের স্যাম্পলিং ওভারহেড ছাড়াই একটি মডুলার কোয়ান্টাম কম্পিউটিং আর্কিটেকচার সক্ষম করবে। একটি অ্যাপ্লিকেশন সেটিংয়ে, সার্কিট কাটিং হ্যামিলটোনিয়ান সিমুলেশন থেকে উপকৃত হতে পারে [৪২]। এখানে, সার্কিট কাটিংয়ের খরচ কাটিং বন্ডের শক্তি এবং বিবর্তনের সময়ের এক্সপোনেনশিয়াল। এই খরচ তাই দুর্বল বন্ড এবং/অথবা স্বল্প বিবর্তনের সময়ের জন্য যুক্তিসঙ্গত হতে পারে। অধিকন্তু, রিফ. [৪২]-এ উপস্থাপিত LO স্কিমের জন্য একটি হ্যাডামার্ড পরীক্ষায় অ্যানসিলা কিউবিটের প্রয়োজন হয়, যা একটি ট্রটারাইজড টাইম বিবর্তনে একই বন্ড একাধিকবার কাটা হলে ডাইনামিক সার্কিটের মাধ্যমে রিসেটের প্রয়োজন হবে। সার্কিট কাটিং তার এবং গেট উভয় ক্ষেত্রে প্রয়োগ করা যেতে পারে। ফলস্বরূপ কোয়ান্টাম সার্কিটগুলির একটি অনুরূপ গঠন রয়েছে যা আমাদের পদ্ধতি উভয় ক্ষেত্রে প্রযোজ্য করে তোলে। আমাদের রিয়েল-টাইম ক্লাসিক্যাল লিঙ্ক দীর্ঘ-পাল্লার গেটগুলি বাস্তবায়ন করে এবং ক্লাসিক্যালি বিচ্ছিন্ন কোয়ান্টাম প্রসেসরগুলিকে সংযুক্ত করে। আমরা যে কাট বেল জোড়াগুলি উপস্থাপন করি সেগুলির মান আমাদের কাজের বাইরেও রয়েছে। উদাহরণস্বরূপ, এই জোড়াগুলি সরাসরি পরিমাপ-ভিত্তিক কোয়ান্টাম কম্পিউটিংয়ে সার্কিট কাটার জন্য ব্যবহারযোগ্য, যা ডাইনামিক সার্কিটগুলির উপর নির্ভর করে [১৪]। এটি LO দিয়েও সম্পন্ন করা যেতে পারে; ফলাফলটি ডাইনামিক সার্কিটগুলির সাথে আমাদের সমান একটি সম্পাদনা সেটিং হবে। অধিকন্তু, স্ট্যাগার্ড ডায়নামিক ডিকলিংয়ের সাথে জিরো-নয়েজ এক্সট্রাপোলেশনের সংমিশ্রণ ফিড-ফরোয়ার্ড অপারেশনের দীর্ঘ বিলম্বকে প্রশমিত করে, যা ডাইনামিক সার্কিটগুলির উচ্চ-মানের বাস্তবায়ন সক্ষম করে। আমাদের কাজটি নয়েজ উৎসগুলির উপর আলোকপাত করে, যেমন ল্যাটেন্সির সময় ZZ ক্রস-টক ঘটে, যা বিতরণ করা সুপারকন্ডাক্টিং কোয়ান্টাম কম্পিউটারগুলির জন্য একটি ট্রান্সপাইলারকে বিবেচনা করতে হবে [৪৩]। সংক্ষেপে, আমরা প্রদর্শন করি যে আমরা রিয়েল-টাইম ক্লাসিক্যাল লিঙ্কের মাধ্যমে ত্রুটি-প্রশমিত ডাইনামিক সার্কিট ব্যবহার করে একাধিক কোয়ান্টাম প্রসেসরকে একটি হিসাবে ব্যবহার করতে পারি। পদ্ধতি সার্কিট কাটিং একটি কোয়ান্টাম সার্কিটের গেটগুলি কোয়ান্টাম চ্যানেল যা ডেনসিটি ম্যাট্রিক্স -এর উপর কাজ করে। একটি একক কোয়ান্টাম চ্যানেল টি কোয়ান্টাম চ্যানেল এর উপর একটি সমষ্টি হিসাবে প্রকাশ করে কাটা হয়, যা QPD-তে পরিণত হয় ρ I চ্যানেল গুলো এর চেয়ে বাস্তবায়ন করা সহজ এবং LO [১৬] বা LOCC [১৭] (চিত্র [Fig1]) থেকে তৈরি করা হয়। যেহেতু কিছু সহগ ঋণাত্মক, আমরা একটি বৈধ সম্ভাব্যতা বিতরণ পুনরুদ্ধার করার জন্য = ∑ ∣ ∣ এবং = ∣ ∣/ উপস্থাপন করি, যেখানে চ্যানেল গুলির উপর সম্ভাব্যতা। এখানে, কে QPD থেকে প্রকৃত সম্ভাব্যতা বিতরণের বিচ্যুতি হিসাবে দেখা যেতে পারে এবং তাই QPD বাস্তবায়নের জন্য একটি মূল্য দিতে হয়। QPD ছাড়াই, একটি অবজারভার আনুমানিকভাবে দ্বারা অনুমান করা হয়। তবে, এই QPD ব্যবহার করার সময়, আমরা এর একটি আনবায়াসড মন্টি কার্লো এস্টিমেটর তৈরি করি ai γ i ai Pi ai γ Pi γ O O QPD এস্টিমেটর ⟨ ⟩QPD এর বৈচিত্র্য অ-কাট এস্টিমেটর ⟨ ⟩ এর বৈচিত্র্যের চেয়ে ² গুণ বেশি (রিফ. [৪৪])। যখন > 1 অভিন্ন চ্যানেল কাটা হয়, আমরা প্রতিটি স্বতন্ত্র চ্যানেলের QPD-এর গুণফল নিয়ে একটি এস্টিমেটর তৈরি করতে পারি, যার ফলে ² রিস্কেলিং ফ্যাক্টর হয় [২২, ৪৫]। বৈচিত্র্যের এই এক্সপোনেনশিয়াল বৃদ্ধি পরিমাপ করা শটের সংখ্যায় আনুপাতিক বৃদ্ধি দ্বারা ক্ষতিপূরণ করা হয়। অতএব, ² স্যাম্পলিং ওভারহেড হিসাবে পরিচিত এবং এটি নির্দেশ করে যে সার্কিট কাটিং সতর্কতার সাথে ব্যবহার করা উচিত। LO এবং LOCC কোয়ান্টাম চ্যানেল এবং তাদের সহগ এর বিবরণ যথাক্রমে ' ' এবং ' ' বিভাগে সরবরাহ করা হয়েছে। O O γ n γ n γ n ai LO ব্যবহার করে বাস্তবায়িত ভার্চুয়াল গেট LOCC ব্যবহার করে বাস্তবায়িত ভার্চুয়াল গেট LO ব্যবহার করে বাস্তবায়িত ভার্চুয়াল গেট এখানে, আমরা LO [১৬, ১৮] ব্যবহার করে ভার্চুয়াল CZ গেটগুলি কীভাবে বাস্তবায়ন করা যায় তা আলোচনা করি। আমরা রিফ. [১৬] অনুসরণ করি এবং তাই, প্রতিটি কাট CZ গেটকে স্থানীয় অপারেশন এবং ছয়টি ভিন্ন সার্কিটের সমষ্টিতে বিভক্ত করি যা দ্বারা সংজ্ঞায়িত: যেখানে ভার্চুয়াল Z রোটেশন [৪৬]।
