```html مصنفین: المودينا کیریرا وازکز Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger خلاصہ کوانٹم کمپیوٹر کوانٹم میکینکس کے قوانین کے ساتھ معلومات پر کارروائی کرتے ہیں۔ موجودہ کوانٹم ہارڈ ویئر شور والا ہے، معلومات کو صرف مختصر وقت کے لیے ذخیرہ کر سکتا ہے اور چند کوانٹم بٹس تک محدود ہے، یعنی کیوبٹس، جو عام طور پر پلینر کنیکٹیویٹی میں ترتیب دیے جاتے ہیں ۔ تاہم، کوانٹم کمپیوٹنگ کی بہت سی ایپلی کیشنز کو ایک سے زیادہ کیوبٹس پر ہارڈ ویئر کے ذریعے پیش کردہ پلینر جالی کے مقابلے میں زیادہ کنیکٹیویٹی کی ضرورت ہوتی ہے جتنی کہ ایک کوانٹم پروسیسنگ یونٹ (QPU) پر دستیاب ہوتی ہے۔ کمیونٹی نے ابھی تک تجرباتی طور پر ثابت نہ ہونے والے کلاسیکی مواصلات کا استعمال کرتے ہوئے QPUs کو جوڑ کر ان حدود سے نمٹنے کی امید کی ہے۔ یہاں ہم غلطی سے بچنے والے متحرک سرکٹس اور سرکٹ کٹنگ کو تجرباتی طور پر محسوس کرتے ہیں تاکہ کوانٹم ریاستیں بنائی جا سکیں جنہیں 142 کیوبٹس تک استعمال کیا جا سکے جو کہ 127 کیوبٹس کے دو QPUs پر پھیلے ہوئے ہیں، جنہیں ایک کلاسیکی لنک کے ساتھ حقیقی وقت میں جوڑا گیا ہے۔ ایک متحرک سرکٹ میں، کوانٹم گیٹس کو مڈ-سرکٹ ماپنے کے نتائج کے ذریعے کلاسیکی طور پر کنٹرول کیا جا سکتا ہے، یعنی کیوبٹس کے کوہیرنس ٹائم کے ایک حصے کے اندر۔ ہمارا حقیقی وقت کا کلاسیکی لنک ہمیں ایک QPU پر ایک کوانٹم گیٹ لگانے کی اجازت دیتا ہے جو دوسرے QPU پر پیمائش کے نتیجے پر مشروط ہے۔ اس کے علاوہ، غلطی سے بچنے والا کنٹرول فلو کیوبٹ کنیکٹیویٹی اور ہارڈ ویئر کے انسٹرکشن سیٹ کو بہتر بناتا ہے، اس طرح ہمارے کوانٹم کمپیوٹرز کی استعداد میں اضافہ ہوتا ہے۔ ہمارا کام ظاہر کرتا ہے کہ ہم حقیقی وقت کے کلاسیکی لنک کے ذریعے فعال کردہ غلطی سے بچنے والے متحرک سرکٹس کے ساتھ کئی کوانٹم پروسیسرز کو ایک کے طور پر استعمال کر سکتے ہیں۔ 1 بنیادی کوانٹم کمپیوٹر یونٹری آپریشنز میں اینکوڈ کردہ کوانٹم بٹس میں معلومات پر کارروائی کرتے ہیں۔ تاہم، کوانٹم کمپیوٹر شور والے ہوتے ہیں اور زیادہ تر بڑے پیمانے پر فن تعمیرات فزیکل کیوبٹس کو پلینر جالی میں ترتیب دیتے ہیں۔ اس کے باوجود، غلطی سے بچاؤ کے ساتھ موجودہ پروسیسرز پہلے ہی 127 کیوبٹس کے ساتھ ہارڈویئر-نیٹوز آئزنگ ماڈلز کی سمولیشن کر سکتے ہیں اور ایک ایسے پیمانے پر مشاہدات کی پیمائش کر سکتے ہیں جہاں کلاسیکی کمپیوٹروں کے ساتھ بروٹ فورس اپروچ جدوجہد کرنا شروع کر دیتے ہیں ۔ کوانٹم کمپیوٹرز کی افادیت مزید پیمانے اور ان کی محدود کیوبٹ کنیکٹیویٹی پر قابو پانے پر منحصر ہے۔ موجودہ شور والے کوانٹم پروسیسرز کو بڑھانے کے لیے ماڈیولر اپروچ اہم ہے اور فالٹ ٹالرنس کے لیے ضروری فزیکل کیوبٹس کی بڑی تعداد حاصل کرنے کے لیے ۔ پھنسے ہوئے آئن اور غیر جانبدار ایٹم فن تعمیرات کیوبٹس کو فزیکلی منتقل کرکے ماڈیولرٹی حاصل کر سکتے ہیں ، ۔ قریبی مدت میں، سپر کنڈکٹنگ کیوبٹس میں ماڈیولرٹی پڑوسی چپس کو جوڑنے والے شارٹ رینج انٹر کنیکٹس کے ذریعے حاصل کی جاتی ہے ، ۔ 1 2 3 4 5 6 7 8 درمیانی مدت میں، مائیکروویو ریجیم میں کام کرنے والے لانگ رینج گیٹس مائیکروویو کے ذریعے انجام دیے جا سکتے ہیں ، ، ۔ یہ موثر غلطی کے خاتمے کے لیے موزوں غیر پلینر کیوبٹ کنیکٹیویٹی کو قابل بنائے گا ۔ ایک طویل مدتی متبادل آپٹیکل لنک کا استعمال کرتے ہوئے ریموٹ QPUs کو الجھانا ہے جو مائیکروویو سے آپٹیکل ٹرانسڈکشن کا فائدہ اٹھاتا ہے ، جو ہماری معلومات کے مطابق ابھی تک مظاہرہ نہیں کیا گیا ہے۔ اس کے علاوہ، متحرک سرکٹس کوانٹم کمپیوٹر کے آپریشنز کے سیٹ کو مڈ-سرکٹ ماپنے (MCMs) اور کیوبٹس کے کوہیرنس ٹائم کے اندر گیٹ کو کلاسیکی طور پر کنٹرول کرنے کے ذریعے وسیع کرتے ہیں۔ وہ الگورتھمک کوالٹی کو بہتر بناتے ہیں اور کیوبٹ کنیکٹیویٹی ۔ جیسا کہ ہم دکھائیں گے، متحرک سرکٹس کلاسیکی لنک کے ذریعے حقیقی وقت میں QPUs کو جوڑ کر ماڈیولرٹی کو بھی قابل بناتے ہیں۔ 9 10 11 3 12 13 14 ہم ایک ماڈیولر فن تعمیر میں لانگ رینج انٹریکشنز کو لاگو کرنے کے لیے ورچوئل گیٹس پر مبنی ایک تکمیلی اپروچ اختیار کرتے ہیں۔ ہم کسی بھی مقام پر کیوبٹس کو جوڑتے ہیں اور کوانٹی-پروببلٹی ڈکمپوزیشن (QPD) کے ذریعے اینٹینگلمنٹ کے اعدادوشمار بناتے ہیں ، ، ۔ ہم لوکل آپریشنز (LO) اونلی سکیم کو کلاسیکل کمیونیکیشن (LOCC) سے افزودہ اسکیم سے موازنہ کرتے ہیں۔ LO اسکیم، جو دو کیوبٹ سیٹنگ میں مظاہرہ کیا گیا ہے ، صرف لوکل آپریشنز کے ساتھ متعدد کوانٹم سرکٹس کو چلانے کی ضرورت ہے۔ اس کے برعکس، LOCC کو لاگو کرنے کے لیے، ہم دو کیوبٹ گیٹس بنانے کے لیے ٹیلی پورٹیشن سرکٹ میں ورچوئل بیل جوڑوں کا استعمال کرتے ہیں ، ۔ سپارس اور پلینر کنیکٹیویٹی والے کوانٹم ہارڈویئر پر، کسی بھی کیوبٹ کے درمیان ایک بیل جوڑا بنانے کے لیے ایک لانگ رینج کنٹرولڈ-نوٹ (CNOT) گیٹ کی ضرورت ہوتی ہے۔ ان گیٹس سے بچنے کے لیے، ہم لوکل آپریشنز پر ایک QPD کا استعمال کرتے ہیں جس کے نتیجے میں کٹ بیل جوڑے بنتے ہیں جنہیں ٹیلی پورٹیشن استعمال کرتا ہے۔ LO کو کلاسیکی لنک کی ضرورت نہیں ہوتی اور اس لیے یہ LOCC سے لاگو کرنے میں آسان ہے۔ تاہم، چونکہ LOCC کو صرف ایک پیرامیٹرائزڈ ٹیمپلیٹ سرکٹ کی ضرورت ہوتی ہے، یہ مرتب کرنے کے لیے LO سے زیادہ موثر ہے اور اس کے QPD کی لاگت LO اسکیم کی لاگت سے کم ہے۔ 15 16 17 16 17 18 19 20 ہمارا کام چار اہم شراکتیں کرتا ہے۔ سب سے پہلے، ہم ref. میں ورچوئل گیٹس کو لاگو کرنے کے لیے متعدد کٹ بیل جوڑوں کو بنانے کے لیے کوانٹم سرکٹس اور QPD پیش کرتے ہیں۔ 17۔ دوسرا، ہم متحرک سرکٹس میں کلاسیکی کنٹرول ہارڈویئر کی تاخیر سے پیدا ہونے والی غلطیوں کو کم اور کم کرتے ہیں ڈائنامیکل ڈی کوپلنگ اور زیرو-نویز ایکسٹراپولیشن کے امتزاج کے ساتھ ۔ تیسرا، ہم 103-نوڈ گراف اسٹیٹ پر پیریوڈک باؤنڈری کنڈیشنز کو انجینئر کرنے کے لیے ان طریقوں کا استعمال کرتے ہیں۔ چوتھا، ہم دو الگ الگ QPUs کے درمیان حقیقی وقت کے کلاسیکی کنکشن کا مظاہرہ کرتے ہیں، اس طرح یہ ظاہر ہوتا ہے کہ تقسیم شدہ QPUs کے نظام کو ایک کلاسیکی لنک کے ذریعے ایک کے طور پر چلایا جا سکتا ہے ۔ متحرک سرکٹس کے ساتھ مل کر، یہ ہمیں دونوں چپس کو ایک کوانٹم کمپیوٹر کے طور پر چلانے کی اجازت دیتا ہے، جسے ہم 142 کیوبٹس پر پھیلے ہوئے ایک پیریوڈک گراف اسٹیٹ کو انجینئر کر کے واضح کرتے ہیں۔ ہم لانگ رینج گیٹس بنانے کے راستے پر بحث کرتے ہیں اور اپنا نتیجہ پیش کرتے ہیں۔ 21 22 23 سرکٹ کٹنگ ہم بڑے کوانٹم سرکٹس چلاتے ہیں جو کیوبٹ گنتی یا کنیکٹیویٹی کی حدود کی وجہ سے ہمارے ہارڈ ویئر پر براہ راست قابل عمل نہیں ہوسکتے ہیں، گیٹس کو کاٹ کر۔ سرکٹ کٹنگ ایک پیچیدہ سرکٹ کو سب سرکٹس میں تقسیم کرتی ہے جنہیں انفرادی طور پر چلایا جا سکتا ہے ، ، ، ، ، ۔ تاہم، ہمیں سرکٹس کی ایک بڑھی ہوئی تعداد چلانے کی ضرورت ہے، جسے ہم نمونہ اوور ہیڈ کہتے ہیں۔ ان سب سرکٹس کے نتائج پھر اصل سرکٹ کے نتیجے کو حاصل کرنے کے لیے کلاسیکی طور پر دوبارہ جوڑے جاتے ہیں ( )۔ 15 16 17 24 25 26 طریقے چونکہ ہمارے کام کے اہم شراکتوں میں سے ایک LOCC کے ساتھ ورچوئل گیٹس کو لاگو کرنا ہے، ہم دکھاتے ہیں کہ کس طرح لوکل آپریشنز کے ساتھ مطلوبہ کٹ بیل جوڑے بنائے جاتے ہیں۔ یہاں، متعدد کٹ بیل جوڑے پیرامیٹرائزڈ کوانٹم سرکٹس کے ذریعے تیار کیے جاتے ہیں، جسے ہم کٹ بیل جوڑا فیکٹری کہتے ہیں (تصویر )۔ ایک ساتھ متعدد جوڑوں کو کاٹنے کے لیے کم نمونہ اوور ہیڈ کی ضرورت ہوتی ہے ۔ چونکہ کٹ بیل جوڑا فیکٹری دو غیر متصل کوانٹم سرکٹس بناتی ہے، ہم ہر سب سرکٹ کو ان کیوبٹس کے قریب رکھتے ہیں جن میں لانگ رینج گیٹس ہوتے ہیں۔ نتیجے میں آنے والا وسائل پھر ایک ٹیلی پورٹیشن سرکٹ میں استعمال ہوتا ہے۔ مثال کے طور پر، تصویر میں، کٹ بیل جوڑوں کو کیوبٹ جوڑوں (0, 1) اور (2, 3) پر CNOT گیٹس بنانے کے لیے استعمال کیا جاتا ہے (سیکشن ' ' دیکھیں)۔ 1b,c 17 1b کٹ بیل جوڑا فیکٹریز ، IBM کوانٹم سسٹم ٹو فن تعمیر کی وضاحت۔ یہاں، دو 127 کیوبٹ ایگل QPUs ایک حقیقی وقت کے کلاسیکی لنک کے ساتھ جڑے ہوئے ہیں۔ ہر QPU کو اس کے ریک میں اس کے الیکٹرانکس کے ذریعے کنٹرول کیا جاتا ہے۔ ہم دونوں QPUs کو ایک کے طور پر چلانے کے لیے دونوں ریکوں کو سختی سے ہم آہنگ کرتے ہیں۔ ، LOCC کے ذریعے کیوبٹ جوڑوں ( 0, 1) اور ( 2, 3) پر ورچوئل CNOT گیٹس کو لاگو کرنے کے لیے ٹیمپلیٹ کوانٹم سرکٹ، کٹ بیل جوڑوں کو ٹیلی پورٹیشن سرکٹ میں استعمال کر کے۔ جامنی رنگ کی دوہری لکیریں حقیقی وقت کے کلاسیکی لنک سے مطابقت رکھتی ہیں۔ ، دو بیک وقت کٹے ہوئے بیل جوڑوں کے لیے کٹ بیل جوڑا فیکٹریز 2( )۔ QPD میں کل 27 مختلف پیرامیٹر سیٹ ہیں ۔ یہاں، . a b q q q q c C θ i θ i پیریوڈک باؤنڈری کنڈیشنز ہم ibm_kyiv، ایک ایگل پروسیسر پر، اس کی فزیکل کنیکٹیویٹی کی طرف سے عائد کردہ حدود سے آگے بڑھ کر، پیریوڈک باؤنڈری کنڈیشنز کے ساتھ ایک گراف اسٹیٹ | ⟩ بنانے ہیں (سیکشن ' ' دیکھیں)۔ یہاں، میں ∣ ∣ = 103 نوڈز ہیں اور ایگل پروسیسر کے اوپر اور نیچے کے کیوبٹس کے درمیان چار لانگ رینج کنارے lr = {(1, 95), (2, 98), (6, 102), (7, 97)} کی ضرورت ہوتی ہے (تصویر )۔ ہم نوڈ اسٹیبلائزرز کو ہر نوڈ ∈ پر اور کنارے ( , ) ∈ پر پروڈکٹ سے بننے والے ایج اسٹیبلائزرز کی پیمائش کرتے ہیں۔ ان اسٹیبلائزرز سے، ہم ایک اینٹینگلمنٹ وٹنس بناتے ہیں , جو کنارے ( , ) ∈ پر بائی پارٹائٹ اینٹینگلمنٹ ہونے کی صورت میں منفی ہوتا ہے (ref. ) (سیکشن ' ' دیکھیں)۔ ہم بائی پارٹائٹ اینٹینگلمنٹ پر توجہ مرکوز کرتے ہیں کیونکہ یہی وہ وسیلہ ہے جسے ہم ورچوئل گیٹس سے دوبارہ بنانا چاہتے ہیں۔ دو سے زیادہ پارٹیوں کے درمیان اینٹینگلمنٹ کے وٹنس کی پیمائش صرف غیر ورچوئل گیٹس اور ماپنے کے معیار کی کوالٹی کو ماپے گی، جس سے ورچوئل گیٹس کا اثر کم واضح ہوگا۔ 1 G گراف اسٹیٹس G V E 2a Si i V i j E SiSj i j E 27 اینٹینگلمنٹ وٹنس ، ہیوی-ہیگزاگونل گراف کو کناروں (1, 95)، (2, 98)، (6, 102) اور (7, 97) سے فولڈ کر کے ٹیوبلر شکل میں بنایا گیا ہے، جنہیں نیلا ہائی لائٹ کیا گیا ہے۔ ہم ان کناروں کو کاٹتے ہیں۔ ، نوڈ اسٹیبلائزرز (اوپر) اور وٹنس , (نیچے)، کٹ کناروں سے ان کے فاصلے کے لحاظ سے اسٹیبلائزرز اور وٹنس کو گروپ کیا گیا ہے۔ عمودی ڈیشڈ لائنیں اسٹیبلائزرز اور وٹنس کو ان کے کٹ کناروں سے فاصلے کے لحاظ سے گروپ کرتی ہیں۔ ، اسٹیبلائزر کی غلطیوں کا کمولیٹو ڈسٹری بیوشن فنکشن۔ ستارے ان نوڈ اسٹیبلائزرز کی نشاندہی کرتے ہیں جن میں لانگ رینج گیٹ سے لاگو کردہ کنارہ ہوتا ہے۔ ڈراپڈ ایج بینچ مارک میں (ڈیشڈ-ڈاٹیڈ ریڈ لائن)، لانگ رینج گیٹس لاگو نہیں ہوتے ہیں اور اس لیے ستارے سے ظاہر کردہ اسٹیبلائزرز میں یونٹ ایرر ہوتا ہے۔ گرے ریجن کٹس سے متاثر نوڈ اسٹیبلائزرز کے مطابق پروببلٹی ماس ہے۔ – ، دو جہتی لے آؤٹس میں، گرین نوڈس 95، 98، 102 اور 97 کے نوڈس کو کٹ کناروں کو دکھانے کے لیے نقل کرتے ہیں۔ میں نیلا نوڈس کٹ بیل جوڑوں کو بنانے کے لیے کیوبٹ وسائل ہیں۔ نوڈ کا رنگ ماپنے والے اسٹیبلائزر کے مطلق ایرر ∣ − 1∣ کا رنگ ہے، جیسا کہ کلر بار سے ظاہر ہوتا ہے۔ ایک کنارہ سیاہ ہوتا ہے اگر 99% اعتماد کی سطح پر اینٹینگلمنٹ کے اعدادوشمار کا پتہ چلتا ہے اور اگر نہیں تو وایلیٹ۔ میں، لانگ رینج گیٹس SWAP گیٹس کے ساتھ لاگو کیے جاتے ہیں۔ میں، وہی گیٹس LOCC کے ساتھ لاگو کیے جاتے ہیں۔ میں، وہ بالکل لاگو نہیں ہوتے ہیں۔ a b Sj c Sj d f e i Si d e f ہم | ⟩ کو تین مختلف طریقوں سے تیار کرتے ہیں۔ ہارڈویئر-نیٹوز کنارے ہمیشہ CNOT گیٹس کے ساتھ لاگو کیے جاتے ہیں لیکن پیریوڈک باؤنڈری کنڈیشنز کو (1) SWAP گیٹس، (2) LOCC اور (3) LO کا استعمال کرتے ہوئے پورے جالی میں کیوبٹس کو جوڑ کر لاگو کیا جاتا ہے۔ LOCC اور LO کے درمیان اہم فرق ایک فیڈ-فارورڈ آپریشن ہے جس میں سنگل کیوبٹ گیٹس شامل ہیں جو 2 ماپنے کے نتائج پر منحصر ہوتے ہیں، جہاں کٹس کی تعداد ہے۔ 22 کیسز میں سے ہر ایک مناسب کیوبٹس پر اور/یا گیٹس کے ایک منفرد امتزاج کو متحرک کرتا ہے۔ ماپنے کے نتائج حاصل کرنا، متعلقہ کیس کا تعین کرنا اور اس کی بنیاد پر عمل کرنا کنٹرول ہارڈویئر کے ذریعے حقیقی وقت میں کیا جاتا ہے، جس میں ایک مقررہ اضافی تاخیر کی لاگت آتی ہے۔ ہم اس تاخیر سے پیدا ہونے والی غلطیوں کو زیرو-نویز ایکسٹراپولیشن اور اسٹگرڈ ڈائنامیکل ڈی کوپلنگ ، (سیکشن ' ' دیکھیں) کے ساتھ کم اور مٹاتے ہیں۔ G n n n X Z 22 21 28 غلطی سے مٹائے گئے کوانٹم سرکٹ سوئچ ہدایات ہم SWAP، LOCC اور LO امپلیمنٹیشنز کو | ⟩ کے ساتھ ′ = ( , ′) پر ہارڈویئر-نیٹوز گراف اسٹیٹ کے ساتھ بینچ مارک کرتے ہیں، جو لانگ رینج گیٹس کو ہٹا کر حاصل کیا جاتا ہے، یعنی ′ = lr۔ اس لیے ′⟩ کی تیاری کرنے والے سرکٹ کو ایگل پروسیسر کی ہیوی-ہیگزاگونل ٹپولوجی کے بعد تین تہوں میں ترتیب دیے گئے 112 CNOT گیٹس کی ضرورت ہوتی ہے۔ یہ سرکٹ | ⟩ کے نوڈ اور ایج اسٹیبلائزرز کی پیمائش کرتے وقت بڑے غلطیوں کی اطلاع دے گا کیونکہ اسے | ′⟩ کو لاگو کرنے کے لیے ڈیزائن کیا گیا ہے۔ ہم اس ہارڈویئر-نیٹوز بینچ مارک کو ڈراپڈ ایج بینچ مارک کہتے ہیں۔ سویپ پر مبنی سرکٹ کو لانگ رینج گیٹس lr بنانے کے لیے اضافی 262 CNOT گیٹس کی ضرورت ہوتی ہے، جو ماپے گئے اسٹیبلائزرز کی قدر کو نمایاں طور پر کم کر دیتا ہے (تصویر )۔ اس کے برعکس، lr کی LOCC اور LO امپلیمنٹیشن کو SWAP گیٹس کی ضرورت نہیں ہوتی ہے۔ کٹ گیٹ میں شامل نہ ہونے والے نوڈس کے لیے ان کے نوڈ اور ایج اسٹیبلائزرز کی غلطیاں ڈراپڈ ایج بینچ مارک (تصویر ) کو قریب سے فالو کرتی ہیں۔ اس کے برعکس، ورچوئل گیٹ شامل کرنے والے اسٹیبلائزرز میں ڈراپڈ ایج بینچ مارک اور سویپ امپلیمنٹیشن (تصویر ، اسٹار مارکرز) سے کم ایرر ہوتا ہے۔ ایک مجموعی کوالٹی میٹرک کے طور پر، ہم سب سے پہلے نوڈ اسٹیبلائزرز پر مطلق غلطیوں کا مجموعہ رپورٹ کرتے ہیں، یعنی، ∑ ∈ ∣ − 1∣ (ایکسٹینڈڈ ڈیٹا ٹیبل )۔ بڑے SWAP اوور ہیڈ 44.3 سم ایبسولیوٹ ایرر کے لیے ذمہ دار ہے۔ ڈراپڈ ایج بینچ مارک پر 13.1 ایرر چار کٹس (تصویر ، اسٹار مارکرز) پر آٹھ نوڈس سے غالب ہے۔ اس کے برعکس، LOCC اور LO غلطیوں پر MCMs کا اثر پڑتا ہے۔ ہم LOCC کی LO پر 1.9 اضافی ایرر کو ٹیلی پورٹیشن سرکٹ اور کٹ بیل جوڑوں میں تاخیر اور CNOT گیٹس سے منسوب کرتے ہیں۔ SWAP-بیسڈ نتائج میں، 99% اعتماد کی سطح پر 116 کناروں میں سے 35 پر اینٹینگلمنٹ کا پتہ نہیں لگاتا ہے (تصویر )۔ LO اور LOCC امپلیمنٹیشن کے لیے، 99% اعتماد کی سطح پر میں تمام کناروں پر بائی پارٹائٹ اینٹینگلمنٹ کے اعدادوشمار کو دیکھتا ہے (تصویر )۔ یہ میٹرکس دکھاتے ہیں کہ ورچوئل لانگ رینج گیٹس ان کے SWAPs میں تقسیم سے چھوٹے غلطیوں کے ساتھ اسٹیبلائزرز تیار کرتے ہیں۔ مزید برآں، وہ اینٹینگلمنٹ کے اعدادوشمار کی تصدیق کرنے کے لیے تغیر کو کافی کم رکھتے ہیں۔ G G V E E EE G G G E 2b–d E 2b,c 2c i V Si 1 2c 2b,d G 2e دو QPUs کو ایک کے طور پر چلانا ہم اب 127 کیوبٹس کے دو ایگل QPUs کو ایک حقیقی وقت کے کلاسیکی کنکشن کے ذریعے ایک سنگل QPU میں جوڑتے ہیں۔ ڈیوائسز کو ایک ہی، بڑے پروسیسر کے طور پر چلانے میں ضم شدہ QPU پر بیک وقت چلنے والے کوانٹم سرکٹس شامل ہیں۔ یونٹری گیٹس اور ماپنے والے کے علاوہ جو ضم شدہ QPU پر بیک وقت چل رہے ہیں، ہم ان گیٹس کو انجام دینے کے لیے متحرک سرکٹس کا استعمال کرتے ہیں جو دونوں ڈیوائسز پر کیوبٹس پر عمل کرتے ہیں۔ یہ سخت ہم آہنگی اور فزیکل طور پر الگ الگ آلات کے درمیان تیز کلاسیکی مواصلات کے ذریعے قابل ہوتا ہے جو پورے سسٹم میں ماپنے کے نتائج جمع کرنے اور کنٹرول فلو کا تعین کرنے کے لیے ضروری ہیں . 29 ہم تصویر میں دکھائے گئے دونوں QPUs سے گزرنے والے ہیوی-ہیگزاگونل رنگوں سے بنے 134 کیوبٹس پر ایک گراف اسٹیٹ کو انجینئر کر کے اس حقیقی وقت کے کلاسیکی کنکشن کی جانچ کرتے ہیں۔ ان رنگوں کا انتخاب دو-لیول سسٹم اور ریڈ آؤٹ کے مسائل سے متاثر کیوبٹس کو چھوڑ کر کیا گیا تھا تاکہ ایک اعلیٰ کوالٹی کا گراف اسٹیٹ یقینی بنایا جا سکے۔ یہ گراف تین جہتوں میں ایک رنگ بناتا ہے اور چار لانگ رینج گیٹس کی ضرورت ہوتی ہے جنہیں ہم LO اور LOCC کے ساتھ لاگو کرتے ہیں۔ پہلے کی طرح، LOCC پروٹوکول کو کٹ گیٹ فی کٹ گیٹ کے لیے دو اضافی کیوبٹس کی ضرورت ہوتی ہے۔ پچھلے سیکشن کی طرح، ہم ان گراف کے لیے ایک ایسے گراف سے بینچ مارک کرتے ہیں جو دونوں QPUs پر پھیلے کناروں کو لاگو نہیں کرتا ہے۔ چونکہ دونوں ڈیوائسز کے درمیان کوئی کوانٹم لنک نہیں ہے، SWAP گیٹس کے ساتھ بینچ مارک ناممکن ہے۔ جب ہم LO اور LOCC کو 99% اعتماد کی سطح پر لاگو کرتے ہیں تو تمام کنارے بائی پارٹائٹ اینٹینگلمنٹ کے اعدادوشمار دکھاتے ہیں۔ مزید برآں، LO اور LOCC اسٹیبلائزرز میں کٹ سے متاثر نہ ہونے والے نوڈس کے لیے ڈراپڈ ایج بینچ مارک (تصویر ) کے مقابلے میں وہی کوالٹی ہوتی ہے۔ لانگ رینج گیٹس سے متاثر اسٹیبلائزرز میں ڈراپڈ ایج بینچ مارک کے مقابلے میں ایرر میں نمایاں کمی آتی ہے۔ نوڈ اسٹیبلائزرز پر مطلق غلطیوں کا مجموعہ ∑ ∈ ∣ − 1∣، 21.0، 19.2 اور 12.6 ہے جو ڈراپڈ ایج بینچ مارک، LOCC اور LO کے لیے بالترتیب ہے۔ پہلے کی طرح، ہم LOCC کے LO پر 6.6 اضافی غلطیوں کو ٹیلی پورٹیشن سرکٹ اور کٹ بیل جوڑوں میں تاخیر اور CNOT گیٹس سے منسوب کرتے ہیں۔ LOCC کے 3 3c i V Si
