Authors: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger Abstract क्वांटम कम्प्युटरहरूले क्वान्टम मेकानिक्सका नियमहरूसँग सूचना प्रशोधन गर्छन्। हालको क्वान्टम हार्डवेयरमा त्रुटि छ, जानकारीलाई छोटो समयका लागि मात्र भण्डारण गर्न सक्छ र केही क्वान्टम बिट्स, अर्थात् qubits, मा सीमित छ, जुन सामान्यतया प्लानर कनेक्टिविटीमा व्यवस्थित हुन्छन्। यद्यपि, क्वान्टम कम्प्युटिङका धेरै अनुप्रयोगहरूलाई एकल क्वान्टम प्रशोधन एकाइ (QPU) मा उपलब्ध भन्दा बढी qubits मा हार्डवेयरद्वारा प्रस्तावित प्लानर जाली भन्दा बढी जडान चाहिन्छ। समुदायले शास्त्रीय संचार प्रयोग गरेर QPUs लाई जोडेर यी सीमाहरूलाई समाधान गर्ने आशा गर्दछ, जुन अहिलेसम्म प्रयोगात्मक रूपमा प्रमाणित भएको छैन। यहाँ हामी त्रुटि-कम गरिएका गतिशील सर्किटहरू र सर्किट काट्ने प्रयोग गरेर क्वान्टम स्टेटहरूलाई प्रायः जडान आवश्यक पर्ने गरी कार्यान्वयन गर्छौं, जुन प्रत्येक १२७ qubits भएका दुई QPUs मा फैलिएको १४२ qubits सम्म प्रयोग गरी वास्तविक-समयमा शास्त्रीय लिङ्कद्वारा जडान गरिएको छ। गतिशील सर्किटमा, क्वान्टम गेटहरूलाई मिड-सर्किट मापनको नतिजाहरूद्वारा शास्त्रीय रूपमा नियन्त्रण गर्न सकिन्छ, जुन qubits को सुसंगतता समयको एक अंश भित्र हुन्छ। हाम्रो वास्तविक-समय शास्त्रीय लिङ्कले हामीलाई अर्को QPU मा मापनको नतिजामा आधारित एक QPU मा क्वान्टम गेट लागू गर्न सक्षम बनाउँछ। यसबाहेक, त्रुटि-कम गरिएको नियन्त्रण प्रवाहले qubit जडान र हार्डवेयरको निर्देशन सेट बढाउँछ, यसरी हाम्रो क्वान्टम कम्प्युटरहरूको बहुमुखी प्रतिभा बढाउँछ। हाम्रो कामले देखाउँछ कि हामी वास्तविक-समय शास्त्रीय लिङ्कद्वारा सक्षम गरिएको त्रुटि-कम गरिएको गतिशील सर्किटहरू मार्फत धेरै क्वान्टम प्रोसेसरहरूलाई एकको रूपमा प्रयोग गर्न सक्छौं। Main क्वांटम कम्प्युटरहरूले युनिटरी अपरेशनहरूमा एन्कोड गरिएको जानकारीलाई प्रशोधन गर्छन्। यद्यपि, क्वांटम कम्प्युटरहरूमा त्रुटि छ र अधिकांश ठूला-स्केल आर्किटेक्चरहरूले भौतिक qubits लाई प्लानर जालीमा व्यवस्थित गर्छन्। तैपनि, त्रुटि न्यूनीकरणका साथ वर्तमान प्रोसेसरहरूले १२७ qubits सम्मको हार्डवेयर-नेटिभ Ising मोडेलहरू सिमुलेट गर्न सक्छन् र शास्त्रीय कम्प्युटरहरूसँग ब्रुट-फोर्स दृष्टिकोणहरू संघर्ष गर्न थाल्ने स्तरमा अवलोकनहरू मापन गर्न सक्छन्। क्वांटम कम्प्युटरहरूको उपयोगिता थप स्केलिंग र तिनीहरूको सीमित qubit जडानलाई पार गर्नेमा निर्भर गर्दछ। हालको त्रुटिपूर्ण क्वान्टम प्रोसेसरहरू र दोष-सहिष्णुताका लागि आवश्यक भौतिक qubits को ठूलो संख्या हासिल गर्नका लागि एक मोड्युलर दृष्टिकोण महत्त्वपूर्ण छ। ट्र्याप गरिएका आयन र तटस्थ परमाणु आर्किटेक्चरहरूले qubits लाई भौतिक रूपमा ढुवानी गरेर मोड्युलारिटी प्राप्त गर्न सक्छन्। निकट भविष्यमा, सुपरकन्डक्टिंग qubits मा मोड्युलारिटी नजिकका चिपहरूलाई जोड्ने छोटो-दूरीका इन्टरकनेक्टहरूद्वारा हासिल गरिन्छ। मध्यम अवधिमा, लामो-दूरीका गेटहरू माइक्रोवेभ शासनमा सञ्चालन गर्दा लामो पारंपरिक केबलहरूमा पूरा हुन सक्छन्। यसले कुशल त्रुटि सुधार को लागि उपयुक्त गैर-प्लानर qubit जडान सक्षम गर्नेछ। एक दीर्घकालीन विकल्प भनेको माइक्रोवेभबाट अप्टिकल ट्रान्सडक्शनको लाभ उठाउँदै अप्टिकल लिङ्कसँग टाढाको QPU हरूलाई एन् entangled गर्नु हो, जुन हाम्रो ज्ञान अनुसार, अहिलेसम्म प्रदर्शन गरिएको छैन। यसबाहेक, गतिशील सर्किटहरूले मिड-सर्किट मापन (MCMs) प्रदर्शन गरेर र qubits को सुसंगतता समय भित्र शास्त्रीय रूपमा गेट नियन्त्रण गरेर क्वांटम कम्प्युटरको अपरेशनको सेट विस्तार गर्दछ। तिनीहरूले एल्गोरिथमिक गुणस्तर र qubit जडान बढाउँछन्। हामीले देखाउनेछौं, गतिशील सर्किटहरूले वास्तविक-समयमा शास्त्रीय लिङ्क मार्फत QPUs लाई जोडेर मोड्युलारिटीलाई पनि सक्षम गर्दछ। हामी मोड्युलर आर्किटेक्चरमा लामो-दूरीका अन्तरक्रियाहरू लागू गर्न भर्चुअल गेटहरूमा आधारित एक पूरक दृष्टिकोण अपनाउँछौं। हामी कुनै पनि स्थानमा qubits लाई जोड्छौं र अर्ध-सम्भाव्यता विघटन (QPD) मार्फत एन् entangled हुने तथ्याङ्कहरू सिर्जना गर्छौं। हामी स्थानीय अपरेशन (LO) मात्र योजना लाई शास्त्रीय संचार (LOCC) द्वारा संवर्धित योजनासँग तुलना गर्छौं। LO योजना, दुई-क्विबिट सेटिङमा प्रदर्शन गरिएको, स्थानीय अपरेशन मात्र प्रयोग गरी धेरै क्वान्टम सर्किटहरू कार्यान्वयन गर्न आवश्यक छ। यसको विपरित, LOCC कार्यान्वयन गर्न, हामी दुई-क्विबिट गेटहरू सिर्जना गर्न टेलिपोर्टेशन सर्किटमा भर्चुअल बेल जोडीहरू प्रयोग गर्छौं। स्पार्स र प्लानर जडान भएको क्वान्टम हार्डवेयरमा, कुनै पनि qubits बीच बेल जोडी सिर्जना गर्न लामो-दूरीको कन्ट्रोल-नॉट (CNOT) गेट आवश्यक पर्दछ। यी गेटहरूबाट बच्न, हामी स्थानीय अपरेशनहरूमा QPD प्रयोग गर्छौं जसले काटिएका बेल जोडीहरूलाई टेलिपोर्टेशन प्रयोग गर्दछ। LO लाई शास्त्रीय लिङ्क आवश्यक पर्दैन र यसैले LOCC भन्दा कार्यान्वयन गर्न सरल छ। यद्यपि, LOCC ले केवल एक प्यारामिटाइज्ड टेम्प्लेट सर्किट आवश्यक भएकोले, यो LO भन्दा कम्पाइल गर्न बढी कुशल छ र यसको QPD को लागत LO योजनाको लागत भन्दा कम छ। हाम्रो कामले चार मुख्य योगदानहरू गर्दछ। पहिलो, हामीले भर्चुअल गेटहरूलाई सन्दर्भ मा लागू गर्न बहु काटिएका बेल जोडीहरू सिर्जना गर्न क्वान्टम सर्किटहरू र QPD प्रस्तुत गर्दछौं। दोस्रो, हामीले डायनामिक सर्किटहरूमा शास्त्रीय नियन्त्रण हार्डवेयरको ढिलाइबाट उत्पन्न हुने त्रुटिहरूलाई दबाउँछौं र कम गर्छौं डायनामिक डिकप्लिंग र शून्य-त्रुटि एक्सट्रापोलेसनको संयोजनसँग। तेस्रो, हामीले १०३-नोड ग्राफ स्टेटमा आवधिक सीमा सर्तहरू इन्जिनियर गर्न यी विधिहरूको लाभ उठाउँछौं। चौथो, हामीले दुई अलग QPUs बीच वास्तविक-समय शास्त्रीय जडान प्रदर्शन गर्छौं, यसरी यो प्रदर्शन गर्छौं कि वितरित QPUs को प्रणाली शास्त्रीय लिङ्क मार्फत एकको रूपमा सञ्चालन गर्न सकिन्छ। डायनामिक सर्किटहरूसँग जोडिएको, यसले हामीलाई दुवै चिपहरूलाई एकल क्वान्टम कम्प्युटरको रूपमा सञ्चालन गर्न सक्षम बनाउँछ, जुन हामीले दुई उपकरणहरूमा १४२ qubits मा फैलिएको आवधिक ग्राफ स्टेट इन्जिनियर गरेर उदाहरण दिन्छौं। हामी लामो-दूरीका गेटहरू सिर्जना गर्ने मार्गको बारेमा छलफल गर्छौं र हाम्रो निष्कर्ष प्रदान गर्दछौं। Circuit cutting हामी ठूला क्वान्टम सर्किटहरू चलाउँछौं जुन qubit गणना वा जडानको सीमाका कारणले गर्दा हाम्रो हार्डवेयरमा सिधै कार्यान्वयन गर्न सकिँदैन, गेटहरू काटेर। सर्किट काट्नुले एक जटिल सर्किटलाई उप-सर्किटहरूमा विघटन गर्दछ जुन व्यक्तिगत रूपमा कार्यान्वयन गर्न सकिन्छ। यद्यपि, हामीले सर्किटहरूको बढेको संख्या चलाउनु पर्छ, जसलाई हामी नमूना ओभरहेड भन्छौं। त्यसपछि यी उप-सर्किटहरूबाट नतिजाहरूलाई मूल सर्किटको नतिजा प्राप्त गर्न शास्त्रीय रूपमा पुन: मिलाइन्छ (विधिहरू)। हाम्रो कामको मुख्य योगदानहरू मध्ये एक LOCC सँग भर्चुअल गेटहरू कार्यान्वयन गर्नु भएकोले, हामी स्थानीय अपरेशनहरूसँग आवश्यक काटिएका बेल जोडीहरू कसरी सिर्जना गर्ने भनेर देखाउँछौं। यहाँ, बहु काटिएका बेल जोडीहरू प्यारामिटाइज्ड क्वान्टम सर्किटहरूद्वारा इन्जिनियर गरिएका छन्, जसलाई हामीले काटिएको बेल जोडी कारखाना (चित्र 1b,c) भन्छौं। एकै समयमा धेरै जोडीहरू काट्दा कम नमूना ओभरहेडको आवश्यकता पर्दछ। काटिएको बेल जोडी कारखानाले दुई छुट्टिएका क्वान्टम सर्किटहरू बनाउँछ, हामी प्रत्येक उप-सर्किटलाई लामो-दूरीका गेटहरू भएको qubits को नजिक राख्छौं। नतिजा स्रोत त्यसपछि टेलिपोर्टेशन सर्किटमा प्रयोग गरिन्छ। उदाहरणका लागि, चित्र 1b मा, काटिएका बेल जोडीहरू qubit जोडीहरू (0, 1) र (2, 3) मा CNOT गेटहरू सिर्जना गर्न प्रयोग गरिन्छ (भाग 'काटिएको बेल जोडी कारखाना' हेर्नुहोस्)। , IBM Quantum System Two आर्किटेक्चरको चित्रण। यहाँ, दुई १२७ qubit Eagle QPUs वास्तविक-समय शास्त्रीय लिङ्कसँग जोडिएका छन्। प्रत्येक QPU यसको र्याक मा यसको इलेक्ट्रोनिक्स द्वारा नियन्त्रित हुन्छ। हामी दुबै QPUs लाई एकको रूपमा सञ्चालन गर्न दुबै र्याकहरूलाई कडा रूपमा सिंक गर्छौं। , LOCC द्वारा qubit जोडीहरू (q0, q1) र (q2, q3) मा भर्चुअल CNOT गेटहरू कार्यान्वयन गर्न टेम्प्लेट क्वान्टम सर्किट, एक टेलिपोर्टेशन सर्किटमा काटिएका बेल जोडीहरू प्रयोग गरेर। बैजनी दोहोरो रेखाहरू वास्तविक-समय शास्त्रीय लिङ्कको प्रतिनिधित्व गर्छन्। , दुई एकसाथ काटिएका बेल जोडीहरूका लागि काटिएका बेल जोडी कारखानाहरू C2(θi)। QPD मा कुल २७ फरक प्यारामिटर सेटहरू θi छन्। यहाँ, । a b c Periodic boundary conditions हामी ibm_kyiv, एक Eagle प्रोसेसर मा, आवधिक सीमा सर्तहरूको साथ एउटा ग्राफ स्टेट |G⟩ निर्माण गर्छौं, जुन यसको भौतिक जडानद्वारा लगाइएका सीमाहरूभन्दा बाहिर जान्छ (भाग 'ग्राफ स्टेटहरू' हेर्नुहोस्)। यहाँ, G मा |V| = 103 नोडहरू छन् र चार लामो-दूरीका किनाराहरू Elr = {(1, 95), (2, 98), (6, 102), (7, 97)} Eagle प्रोसेसरको माथिल्लो र तल्लो qubits बीच आवश्यक छ (चित्र 2a)। हामी नोड स्टेबिलाइजरहरू Si प्रत्येक नोड i ∈ V मा र किनारा (i, j) ∈ E मा बनेको स्टेबिलाइजरहरूको गुणन SiSj मापन गर्छौं। यी स्टेबिलाइजरहरूबाट, हामी एउटा एन् entangledनेस विटनेस बनाउँछौं, जुन किनारा (i, j) ∈ E मा द्विपक्षीय एन् entangledनेस भएमा ऋणात्मक हुन्छ (सन्दर्भ) (भाग 'एन् entangledनेस विटनेस' हेर्नुहोस्)। हामी द्विपक्षीय एन् entangledनेसमा ध्यान केन्द्रित गर्छौं किनभने यो त्यो स्रोत हो जुन हामी भर्चुअल गेटहरूद्वारा पुन: सिर्जना गर्न चाहन्छौं। दुई भन्दा बढी पक्षहरू बीच एन् entangledनेसको विटनेस मापन गर्दा केवल गैर-भर्चुअल गेटहरू र मापनहरूको गुणस्तर मात्र मापन गर्दछ, जसले गर्दा भर्चुअल गेटहरूको प्रभाव कम स्पष्ट हुन्छ। , भारी-हेक्सागोनल ग्राफलाई किनाराहरू (1, 95), (2, 98), (6, 102) र (7, 97) द्वारा ट्युबुलर रूपमा फोल्ड गरिएको छ, जुन नीलो रंगमा हाइलाइट गरिएको छ। हामी यी किनाराहरू काट्छौं। , नोड स्टेबिलाइजरहरू Sj (माथि) र विटनेसहरू, (तल), नोडहरू र किनाराहरूका लागि १ मानक विचलन काटिएका किनाराहरूसँग नजिक छन्। ठाडो ड्यास गरिएका रेखाहरूले स्टेबिलाइजरहरू र विटनेसहरूलाई काटिएका किनाराहरूबाट तिनीहरूको दूरी अनुसार समूहबद्ध गर्दछ। , स्टेबिलाइजर त्रुटिहरूको संचयी वितरण कार्य। ताराहरूले नोड स्टेबिलाइजरहरू Sj लाई सङ्केत गर्छन् जसमा लामो-दूरीको गेटद्वारा लागू गरिएको किनारा छ। ड्रप गरिएको किनारा बेन्चमार्कमा (ड्यास-डोटेड रातो रेखा), लामो-दूरीका गेटहरू लागू गरिएको छैन र यसैले तारा-सङ्केतित स्टेबिलाइजरहरूसँग एकाइ त्रुटि हुन्छ। खैरो क्षेत्र नोड स्टेबिलाइजरहरूलाई असर गर्ने सम्भाव्यता मास हो जुन काटिएका कारणले गर्दा हुन्छ। – , दुई-आयामी लेआउटमा, हरियो नोडहरूले ९५, ९८, १०२ र ९७ को नक्कल गर्छन् ताकि काटिएका किनाराहरू देखाउन सकून्। मा नीलो नोडहरू काटिएका बेल जोडीहरू सिर्जना गर्नका लागि qubits स्रोतहरू हुन्। नोड i को रंग मापन गरिएको स्टेबिलाइजरको निरपेक्ष त्रुटि |Si - 1| हो, जस्तै रंग बार द्वारा सङ्केत गरिएको छ। किनारा कालो हुन्छ यदि एन् entangledनेस तथ्याङ्कहरू ९९% विश्वास स्तरमा पत्ता लगाइयो भने बैजनी यदि होइन भने। मा, लामो-दूरीका गेटहरू SWAP गेटहरू प्रयोग गरेर लागू गरिन्छ। मा, समान गेटहरू LOCC प्रयोग गरेर लागू गरिन्छ। मा, तिनीहरू बिल्कुल लागू गरिएका छैनन्। a b c d f e d e f हामी तीन फरक विधिहरू प्रयोग गरी |G⟩ तयार गर्छौं। हार्डवेयर-नेटिभ किनाराहरू सधैं CNOT गेटहरू प्रयोग गरेर लागू गरिन्छ तर आवधिक सीमा सर्तहरू (1) SWAP गेटहरू, (2) LOCC र (3) LO प्रयोग गरेर सम्पूर्ण जालीमा qubits लाई जोड्नका लागि लागू गरिन्छ। LOCC र LO बीचको मुख्य भिन्नता भनेको मापन नतिजाहरूको संख्या २n मा निर्भर एकल-क्विबिट गेटहरूको फिड-फर्वार्ड अपरेशन हो, जहाँ n भनेको काटिएकाहरूको संख्या हो। प्रत्येक २n अवस्थाहरूले उपयुक्त qubits मा X र/वा Z गेटहरूको एक अद्वितीय संयोजनलाई ट्रिगर गर्दछ। मापन परिणामहरू प्राप्त गर्ने, सम्बन्धित केस निर्धारण गर्ने र यसमा आधारित कार्य गर्ने नियन्त्रण हार्डवेयरद्वारा वास्तविक-समयमा गरिन्छ, निश्चित थपिएको ढिलाइको लागतमा। हामी शून्य-त्रुटि एक्सट्रापोलेसन र स्ट्यागर्ड डायनामिक डिकप्लिंग (भाग 'त्रुटि-कम गरिएको क्वान्टम सर्किट स्विच निर्देशनहरू' हेर्नुहोस्) प्रयोग गरी यस ढिलाइबाट उत्पन्न हुने त्रुटिहरूलाई कम र दबाउँछौं। हामी |G⟩ को SWAP, LOCC र LO कार्यान्वयनहरूलाई 112 qubits भएको हार्डवेयर-नेटिभ ग्राफ स्टेटसँग तुलना गर्छौं, जुन लामो-दूरीका गेटहरू हटाएर प्राप्त गरिन्छ, अर्थात्, E' = E\Elr। |G'⟩ तयार गर्ने सर्किटले भारी-हेक्सागोनल टोपोलजी पछ्याउने तीन तहमा व्यवस्थित ११२ CNOT गेटहरू मात्र आवश्यक पर्दछ। यो सर्किटले |G⟩ को नोडल र किनारा स्टेबिलाइजरहरू मापन गर्दा ठूलो त्रुटिहरू रिपोर्ट गर्नेछ किनभने यो |G'⟩ लागू गर्न डिजाइन गरिएको हो। हामी यस हार्डवेयर-नेटिभ बेन्चमार्कलाई ड्रप गरिएको किनारा बेन्चमार्क भन्छौं। स्व्याप-आधारित सर्किटलाई Elr को लामो-दूरीका किनाराहरू सिर्जना गर्न थप २६२ CNOT गेटहरूको आवश्यकता पर्दछ, जसले मापन गरिएको स्टेबिलाइजरहरूको मानलाई नाटकीय रूपमा घटाउँछ (चित्र 2b–d)। यसको विपरीत, Elr को किनाराहरूको LOCC र LO कार्यान्वयनले SWAP गेटहरूको आवश्यकता पर्दैन। काटिएको गेटमा संलग्न नभएका नोडहरूका लागि तिनीहरूको नोडल र किनारा स्टेबिलाइजरहरूको त्रुटिहरू ड्रप गरिएको किनारा बेन्चमार्कसँग नजिकबाट मेल खान्छ (चित्र 2b,c)। यसको विपरीत, भर्चुअल गेट समावेश भएका स्टेबिलाइजरहरूमा ड्रप गरिएको किनारा बेन्चमार्क र स्व्याप कार्यान्वयनभन्दा कम त्रुटि हुन्छ (चित्र 2c, तारा मार्करहरू)। समग्र गुणस्तर मेट्रिकको रूपमा, हामी पहिले नोडल स्टेबिलाइजरहरूमा निरपेक्ष त्रुटिहरूको योग रिपोर्ट गर्छौं, अर्थात्, ∑i∈V∣Si - 1∣ (विस्तारित डाटा तालिका 1)। ठूलो SWAP ओभरहेड 44.3 को योग निरपेक्ष त्रुटिको लागि जिम्मेवार छ। ड्रप गरिएको किनारा बेन्चमार्कमा 13.1 त्रुटि चार काटिएका (चित्र 2c, तारा मार्करहरू) मा रहेका आठ नोडहरूद्वारा हावी छ। यसको विपरीत, LO र LOCC त्रुटिहरू MCMs द्वारा प्रभावित हुन्छन्। हामी LOCC को LO मा 1.9 अतिरिक्त त्रुटिलाई टेलिपोर्टेशन सर्किट र काटिएका बेल जोडीहरूमा ढिलाइ र CNOT गेटहरूमा श्रेय दिन्छौं। SWAP-आधारित नतिजाहरूमा, ९९% विश्वास स्तरमा ११६ किनाराहरूमा एन् entangledनेस पत्ता लगाउँदैन (चित्र 2b,d)। LO र LOCC कार्यान्वयनका लागि, ९९% विश्वास स्तरमा G मा सबै किनाराहरूमा द्विपक्षीय एन् entangledनेसको तथ्याङ्कहरू पत्ता लगाउँछ (चित्र 2e)। यी मेट्रिक्सले देखाउँछ कि भर्चुअल लामो-दूरीका गेटहरूले तिनीहरूको SWAPs मा विघटन भन्दा सानो त्रुटिहरू भएको स्टेबिलाइजरहरू उत्पादन गर्दछ। यसबाहेक, तिनीहरू एन् entangledनेसको तथ्याङ्कहरू प्रमाणित गर्न पर्याप्त रूपमा भिन्नता कम राख्छन्। Operating two QPUs as one हामी अब १२७ qubits प्रत्येक भएका दुई Eagle QPUs लाई वास्तविक-समय शास्त्रीय जडान मार्फत एउटै QPU मा जोड्छौं। उपकरणहरूलाई एकल, ठूलो प्रोसेसरको रूपमा सञ्चालन गर्नु भनेको ठूलो qubit दर्तामा फैलिएको क्वान्टम सर्किटहरू कार्यान्वयन गर्नु हो। युनिटरी गेटहरू र मापनहरू जुन मर्ज गरिएको QPU मा एकसाथ चल्छन् बाहेक, हामी दुई उपकरणहरूमा qubits मा कार्य गर्ने गेटहरू प्रदर्शन गर्न गतिशील सर्किटहरू प्रयोग गर्छौं। यो कडा सिङ्क्रोनाइजेसन र भौतिक रूपमा अलग गरिएका उपकरणहरू बीचको द्रुत शास्त्रीय संचारद्वारा सक्षम गरिएको छ, जुन मापन परिणामहरू सङ्कलन गर्न र सम्पूर्ण प्रणालीमा नियन्त्रण प्रवाह निर्धारण गर्न आवश्यक छ। हामी यो वास्तविक-समय शास्त्रीय जडानको परीक्षण दुई Eagle QPUs मा फैलिएको १३४ qubits मा ग्राफ स्टेट इन्जिनियर गरेर गर्छौं, जुन भारी-हेक्सागोनल रिंगहरूबाट बनेको छ (चित्र 3)। यी रिंगहरू दुई-स्तरीय प्रणाली र पढ्ने समस्याहरूबाट ग्रस्त qubits लाई बाहेक गरेर रोजिएको थियो ताकि उच्च-गुणस्तरको ग्राफ स्टेट सुनिश्चित गर्न सकियोस्। यो ग्राफ तीन आयामहरूमा एउटा रिंग बनाउँछ र चार लामो-दूरीका गेटहरू आवश्यक पर्दछ जुन हामी LO र LOCC प्रयोग गरेर लागू गर्छौं। पहिले जस्तै, LOCC प्रोटोकललाई काटिएको गेट प्रति दुई अतिरिक्त qubits को आवश्यकता पर्दछ। अघिल्लो खण्डमा जस्तै, हामी उपकरणहरूमा फैलिएका किनाराहरूलाई लागू नगर्ने ग्राफसँग हाम्रो नतिजाहरूलाई बेन्चमार्क गर्छौं। दुई उपकरणहरू बीच कुनै क्वान्टम लिङ्क नभएकोले, SWAP गेटहरूसँग बेन्चमार्क सम्भव छैन। जब हामी LO र LOCC मा ग्राफलाई ९९% विश्वास स्तरमा लागू गर्छौं तब सबै किनाराहरूले द्विपक्षीय एन् entangledनेसको तथ्याङ्कहरू देखाउँछन्। यसबाहेक, LO र LOCC स्टेबिलाइजरहरू लामो-दूरीको गेटबाट प्रभावित नभएका नोडहरूका लागि ड्रप गरिएको किनारा बेन्चमार्क जस्तै गुणस्तरका हुन्छन् (चित्र 3c)। लामो-दूरीका गेटहरूबाट प्रभावित स्टेबिलाइजरहरूमा ड्रप गरिएको किनारा बेन्चमार्कको तुलनामा त्रुटिमा ठूलो कमी आउँछ। नोडल स्टेबिलाइजरहरूमा निरपेक्ष त्रुटिहरूको योग ∑i∈V∣Si - 1∣, ड्रप गरिएको किनारा बेन्चमार्क, LOCC र LO का लागि क्रमशः २१.०, १९.२ र १२.६ छ। पहिले जस्तै, हामी LOCC को LO मा ६.६ अतिरिक्त त्रुटिहरूलाई टेलिपोर्टेशन सर्किट र काटिएका बेल जोडीहरूमा ढिलाइ र CNOT गेटहरूमा श्रेय दिन्छौं। LOCC नतिजाहरूले देखाउँछ कि कसरी दुई उप-सर्किटहरू वास्तविक-समय शास्त्रीय लिङ्कद्वारा जोडिएका गतिशील क्वान्टम सर्किटलाई दुई छुट्टा छुट्टै QPUs मा कार्यान्वयन गर्न सकिन्छ। LO नतिजाहरूलाई १२७ qubits भएको एकल उपकरणमा रन-टाइमको अतिरिक्त कारकको लागतमा प्राप्त गर्न सकिन्छ किनभने उप-सर्किटहरू क्रमिक रूपमा चलाउन सकिन्छ। , तीन आयाममा आवधिक सीमाहरूसहित ग्राफ स्टेट। नीलो किनाराहरू काटिएका किनाराहरू हुन्। , २५४ qubits सँग एकल उपकरणको रूपमा सञ्चालित दुई Eagle QPUs को युग्मन नक्सा। बैजनी नोडहरू मा ग्राफ स्टेट बनाउने qubits हुन् र नीलो नोडहरू काटिएका बेल जोडीहरूका लागि प्रयोग गरिन्छ। , , LOCC (ठोस हरियो) र LO (ठोस सुन्तला) सँग लागू गरिएको स्टेबिलाइजरहरू ( ) र किनारा विटनेसहरू ( ) मा निरपेक्ष त्रुटि र ड्रप गरिएको किनारा बेन्चमार्क ग्राफ (ड्यास-डोटेड रातो) मा मा ग्राफ स्टेटका लागि। र मा, ताराहरूले काटिएकाबाट प्रभावित स्टेबिलाइजरहरू र किनारा विटनेसहरू देखाउँछन्। र मा, खैरो क्षेत्र क्रमशः नोड स्टेबिलाइजरहरू र किनारा विटनेसहरूलाई असर गर्ने सम्भाव्यता मास हो जुन काटिएका कारणले गर्दा हुन्छ। र मा, हामी अवलोकन गर्छौं कि LO कार्यान्वयनले ड्रप गरिएको किनारा बेन्चमार्कलाई आउटपरफॉर्म गर्छ, जुन हामीले राम्रो उपकरण अवस्थालाई श्रेय दिन्छौं किनभने यी डेटा बेन्चमार्क र LOCC डेटाबाट फरक दिनमा लिइएका थिए। a b a c d c d a c d c d c d Discussion and conclusion हामी LO र LOCC प्रयोग गरी लामो-दूरीका गेटहरू कार्यान्वयन गर्छौं। यी गेटहरूसँग, हामी १०३-नोड प्लानर जालीमा आवधिक सीमा सर्तहरू इन्जिनियर गर्छौं र दुई Eagle प्रोसेसरहरूलाई वास्तविक-समयमा जोडेर १३४ qubits मा ग्राफ स्टेट सिर्जना गर्छौं, जुन एकल चिपको क्षमताभन्दा बढी हो। यहाँ, हामीले ग्राफ स्टेटहरूलाई गतिशील सर्किटहरूको मापन गर्ने गुणहरूलाई हाइलाइट गर्न अनुप्रयोगको रूपमा लागू गर्ने छनौट गर्छौं। हाम्रा काटिएका बेल जोडी कारखानाहरूले सन्दर्भ मा प्रस्तुत गरिएको LOCC योजना सक्षम पार्छन्। LO र LOCC दुवै प्रोटोकलले उच्च-गुणस्तरको नतिजाहरू प्रदान गर्दछ जुन हार्डवेयर-नेटिभ बेन्चमार्कसँग नजिकबाट मेल खान्छ। सर्किट काट्दा मापन गरिएका अवलोकनहरूको भिन्नता बढ्छ। हामी LO र LOCC योजनाहरू दुवैमा भिन्नतालाई नियन्त्रणमा राख्न सक्छौं जस्तै साक्षीहरूमा सांख्यिकीय परीक्षणहरूले संकेत गर्दछ। मापन गरिएको भिन्नताको विस्तृत छलफल पूरक जानकारीमा पाइन्छ। QPD बाट भिन्नता वृद्धि हुनुको कारणले गर्दा अनुसन्धान अहिले नमूना ओभरहेड घटाउनमा केन्द्रित छ। हालसालै यो देखाइएको छ कि एकैसाथ दुई-क्विबिट गेटहरू काट्दा LO QPDs लाई LOCC जस्तै नमूना ओभरहेडको साथमा इष्टतम बनाउँछ तर अतिरिक्त एन्cilla qubit र सम्भावित रिसेट आवश्यक पर्दछ। LOCC मा, QPD केवल बेल जोडीहरू काट्न आवश्यक छ। यो महँगो QPD हटाउन सकिन्छ, अर्थात्, कुनै शट ओभरहेड नहुँदा, धेरै चिपहरूमा एन् entangledनेस वितरण गरेर। निकट भविष्यमा, यो पारंपरिक केबलहरू मार्फत माइक्रोवेभ शासनमा गेटहरू सञ्चालन गरेर वा, दीर्घकालीन रूपमा, अप्टिकल-टु-माइक्रोवेभ ट्रान्सडक्शन सँग गर्न सकिन्छ। एन् entangledनेस वितरण सामान्यतया त्रुटिपूर्ण हुन्छ र गैर-अधिकतम एन् entangled स्टेटहरूमा परिणाम हुन सक्छ। यद्यपि, गेट टेलिपोर्टेशनलाई अधिकतम एन् entangled स्रोत आवश्यक पर्दछ। यद्यपि, गैर-अधिकतम एन् entangled स्टेटहरूले QPD को नमूना लागत घटाउन सक्छ र गैर-अधिकतम एन् entangled स्टेटहरूको धेरै प्रतिहरू टेलिपोर्टेशनका लागि शुद्ध स्टेटमा डिस्टिल गर्न सकिन्छ या त क्वान्टम सर्किट कार्यान्वयनको क्रममा वा सम्भावित रूपमा लगातार शटहरू बीचको ढिलाइको क्रममा, जुन रिसेटहरूको लागि २५० μs सम्म हुन सक्छ। यी सेटिङहरूसँग संयुक्त, हाम्रो त्रुटि-कम गरिएको र दबाइएका गतिशील सर्किटहरूले सर्किट काट्ने नमूना ओभरहेड बिना मोड्युलर क्वान्टम कम्प्युटिङ आर्किटेक्चर सक्षम गर्नेछ। एउटा अनुप्रयोग सेटिंगमा, सर्किट काट्दा ह्यामिल्टनियन सिमुलेशन लाई फाइदा हुन सक्छ। यहाँ, सर्किट काट्ने लागत काटिएका बन्डहरूको बलसँग विकास समयको लागि घातीय हुन्छ। यसैले यो लागत कमजोर बन्डहरू र/वा छोटो विकास समयका लागि उचित हुन सक्छ। यसबाहेक, सन्दर्भ मा प्रस्तुत गरिएको LO योजनालाई एन्cilla qubits को आवश्यकता पर्दछ जुन ह्याडमार्ड परीक्षणमा छ, जसलाई ट्रोटराइइज्ड समय विकासमा समान बन्डलाई धेरै पटक काटिएमा गतिशील सर्किट मार्फत रिसेट आवश्यक पर्दछ। सर्किट काट्ने दुवै तार र गेटहरूमा लागू गर्न सकिन्छ। परिणामी क्वान्टम सर्किटहरूमा समान संरचना हुन्छ जसले हाम्रो दृष्टिकोणलाई दुवै केसहरूमा लागू गर्न योग्य बनाउँछ। हाम्रो वास्तविक-समय शास्त्रीय लिङ्कले लामो-दूरीका गेटहरू लागू गर्दछ र शास्त्रीय रूपमा अलग गरिएका क्वान्टम प्रोसेसरहरूलाई युग्मन गर्दछ। हामीले प्रस्तुत गरेका काटिएका बेल जोडीहरूसँग हाम्रो काम बाहेक मूल्य छ। उदाहरणका लागि, यी जोडीहरू मापन-आधारित क्वान्टम कम्प्युटिङमा सर्किटहरू काट्नका लागि प्रत्यक्ष रूपमा प्रयोग गर्न सकिन्छ, जुन गतिशील सर्किटहरू मा निर्भर गर्दछ। यो LO सँग पनि हासिल गर्न सकिन्छ; परिणाम गतिशील सर्किटहरूसँग कार्यान्वयन गर्ने अवस्था हाम्रो जस्तै हुनेछ। यसबाहेक, स्ट्यागर्ड डायनामिक डिकप्लिंगलाई शून्य-त्रुटि एक्सट्रापोलेसनसँग जोड्दा फिड-फर्वार्ड अपरेशनहरूको लामो ढिलाइलाई कम गर्दछ, जसले गतिशील सर्किटहरूको उच्च-गुणस्तर कार्यान्वयनलाई सक्षम गर्दछ। हाम्रो कामले आवाजका स्रोतहरूमा प्रकाश पार्छ, जस्तै ZZ क्रस-टल्क जुन विलम्बको क्रममा हुन्छ, जुन वितरण गरिएको सुपरकन्डक्टिंग क्वांटम कम्प्युटरका लागि ट्रान्सपाइलरले विचार गर्नुपर्छ। सारांशमा, हामी प्रदर्शन गर्छौं कि हामी वास्तविक-समय शास्त्रीय लिङ्कद्वारा सक्षम गरिएको त्रुटि-कम गरिएको गतिशील सर्किटहरूसँग धेरै क्वान्टम प्रोसेसरहरूलाई एकको रूपमा प्रयोग गर्न सक्छौं। Methods Circuit cutting एउटा क्वान्टम सर्किटमा भएका गेटहरू डेन्सिटी म्याट्रिक्स ρ मा कार्य गर्ने क्वान्टम च्यानल हुन्। एकल क्वान्टम च्यानल $\mathcal{E}$ लाई I क्वान्टम च्यानल $\mathcal{E}_i$ को योगको रूपमा व्यक्त गरेर काटिन्छ जसको परिणाम QPD हुन्छ च्यानल $\mathcal{E}_i$ लाई $\mathcal{E}$ भन्दा कार्यान्वयन गर्न सजिलो छ र LO वा LOCC (चित्र 1) बाट बनेका छन्। केही गुणांक ai ऋणात्मक भएकाले, हामीले एक वैध सम्भाव्यता वितरण Pᵢ र च्यानल $\mathcal{E}_i$ मा सम्भाव्यताहरू Pᵢ प्राप्त गर्न γ = ∑ᵢ|aᵢ| र Pᵢ = |aᵢ|/γ को परिचय दिन्छौं। यहाँ, γ लाई QPD बाट वास्तविक सम्भाव्यता वितरणबाट विचलनको रूपमा हेर्न सकिन्छ र यसैले QPD कार्यान्वयन गर्न भुक्तान गर्नुपर्ने लागत हो। QPD बिना, एक अवलोकनलाई ⟨O⟩ = ∑ᵢaᵢ⟨O⟩ᵢ द्वारा अनुमानित गरिन्छ। यद्यपि, यो QPD प्रयोग गर्दा, हामी O को एक निष्पक्ष मोन्टे कार्लो अनुमानक बनाउँछौं QPD अनुमानक ⟨O⟩QPD को भिन्नता गैर-कट अनुमानक ⟨O⟩ को भिन्नता भन्दा γ² को एक कारकले ठूलो हुन्छ (सन्दर्भ)। जब n > 1 समान च्यानलहरू काटिन्छ, हामी प्रत्येक व्यक्तिगत च्यानलको QPDs को गुणन गरेर एउटा अनुमानक बनाउन सक्छौं, जसको परिणाम γ²ⁿ को पुन:स्केलिंग कारक हुन्छ। भिन्नतामा यो घातीय वृद्धि मापन गरिएको शटहरूको संख्यामा सङ्केतित वृद्धिद्वारा क्षतिपूर्ति गरिन्छ। तसर्थ, γ²ⁿ लाई नमूना ओभरहेड भनिन्छ र यसले सर्किट काट्नुलाई थोरै प्रयोग गर्नुपर्छ भन्ने सङ्केत दिन्छ। LO र LOCC क्वान्टम च्यानल $\mathcal{E}_i$ र तिनीहरूका गुणांकहरू ai को विवरणहरू क्रमशः 'भर्चुअल गेटहरू LO प्रयोग गरी कार्यान्वयन' र 'भर्चुअल गेटहरू LOCC प्रयोग गरी कार्यान्वयन' खण्डहरूमा प्रदान गरिएको छ। Virtual gates implemented with LO यहाँ, हामी LO प्रयोग गरेर भर्चुअल CZ गेटहरू कसरी कार्यान्वयन गर्ने भन्ने बारे छलफल गर्छौं। हामी सन्दर्भ अनुसरण गर्छौं र, त्यसकारण, प्रत्येक काटिएको CZ गेटलाई स्थानीय अपरेशनहरू र छ वटा फरक सर्किटहरूको योगमा विघटन गर्छौं जुन
