作者： Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger 摘要 量子计算机利用量子力学定律来处理信息。目前的量子硬件噪声大，信息存储时间短，且仅限于少数几个量子比特（通常称为量子比特）。这些量子比特通常以平面连接的方式排列 。然而，许多量子计算应用需要比当前硬件提供的平面格点更多的连接性，并且需要更多的量子比特，而单个量子处理单元（QPU）上的量子比特数量是有限的。社区希望通过使用经典通信连接 QPU 来解决这些限制，但这尚未在实验上得到证实。在此，我们通过实验实现了抗噪声的动态电路和电路切割，以创建需要周期性连接性的量子态，该量子态使用了最多 142 个量子比特，跨越两个 QPU（每个 QPU 有 127 个量子比特），并通过实时经典链路连接。在动态电路中，量子门可以在运行时间内（即在量子比特相干时间的一小部分内）根据中途测量的结果进行经典控制。我们的实时经典链路使我们能够根据一个 QPU 上的测量结果来对另一个 QPU 上的量子门进行条件操作。此外，抗噪声的控制流增强了量子比特的连接性和硬件的指令集，从而提高了我们量子计算机的通用性。我们的工作表明，我们可以通过由实时经典链路实现的抗噪声动态电路，将多个量子处理器作为一个整体来操作。 1 正文 量子计算机使用幺正运算处理编码在量子比特中的信息。然而，量子计算机存在噪声，并且大多数大规模架构将物理量子比特排列在平面格点上。尽管如此，目前带有抗噪声功能的处理器已经能够模拟具有 127 个量子比特的硬件原生伊辛模型，并以经典计算机的暴力方法开始难以处理的规模进行可观测量 。量子计算机的实用性取决于进一步的扩展和克服其有限的量子比特连接性。模块化方法对于扩展当前有噪声的量子处理器 和实现容错所需的大量物理量子比特 至关重要。离子阱和中性原子架构可以通过物理传输量子比特来实现模块化 , 。在近期，超导量子比特的模块化 是通过连接相邻芯片的短距离互连来实现的 , 。 1 2 3 4 5 6 7 8 在中期，可以在微波范围内通过长距离常规电缆实现长距离门操作 , , 。这将能够实现非平面量子比特连接性，适用于高效的纠错 。长期来看，另一种方法是利用微波到光学转换 ，通过光学链路纠缠远程 QPU，据我们所知，这尚未得到演示。此外，动态电路通过执行中途测量 (MCM) 和在量子比特相干时间内进行经典控制门，拓宽了量子计算机的操作范围。它们提高了算法质量 和量子比特连接性 。正如我们将要展示的，动态电路还通过实时连接 QPU 实现模块化。 9 10 11 3 12 13 14 我们采用一种基于虚拟门的互补方法，在模块化架构中实现长距离相互作用。我们连接任意位置的量子比特，并通过准概率分解 (QPD) , , 创建纠缠的统计特性。我们将仅限本地操作 (LO) 的方案 与增强了经典通信 (LOCC) 的方案 进行比较。LO 方案在双量子比特设置中进行了演示 ，需要执行多个仅限本地操作的量子电路。相比之下，为了实现 LOCC，我们在隐形传态电路中消耗虚拟贝尔对来创建双量子比特门 , 。在具有稀疏平面连接性的量子硬件上，在任意量子比特之间创建贝尔对需要长距离受控非门 (CNOT)。为避免这些门，我们使用局部操作的 QPD，这会导致隐形传态消耗的贝尔对被切割。LO 不需要经典链路，因此比 LOCC 更容易实现。然而，由于 LOCC 仅需要一个参数化模板电路，因此它比 LO 更易于编译，并且其 QPD 的成本低于 LO 方案。 15 16 17 16 17 18 19 20 我们的工作做出了四项主要贡献。首先，我们提出了用于创建多个被切割的贝尔对的量子电路和 QPD，以实现参考文献 中所述的虚拟门。其次，我们通过组合动力学解耦和零噪声外推 来抑制和缓解动态电路中由经典控制硬件延迟引起的错误 。第三，我们利用这些方法在 103 个节点的图状态上实现了周期性边界条件。第四，我们演示了两个独立 QPU 之间的实时经典连接，从而证明了可以通过经典链路将分布式 QPU 系统作为一个整体进行操作 。结合动态电路，这使我们能够将两个芯片作为一个量子计算机进行操作，我们以工程化跨越两个设备的 142 个量子比特的周期性图状态为例进行了说明。我们讨论了实现长距离门的前进道路，并给出结论。 17 22 21 23 电路切割 我们运行大型量子电路，这些电路可能由于量子比特数量或连接性的限制而无法直接在我们的硬件上执行，方法是切割门。电路切割将复杂电路分解为可以单独执行的子电路 , , , , , 。然而，我们必须运行更多的电路，我们称之为采样开销。然后，将这些子电路的结果进行经典重组，以得出原始电路的结果（ ）。 15 16 17 24 25 26 方法 由于我们工作的主要贡献之一是使用 LOCC 实现虚拟门，我们展示了如何通过本地操作创建所需的被切割的贝尔对。这里，多个被切割的贝尔对通过参数化量子电路来工程化，我们称之为被切割的贝尔对工厂（图 1b,c） 。同时切割多个贝尔对需要较低的采样开销 。由于被切割的贝尔对工厂形成两个不相交的量子电路，我们将每个子电路放置在靠近具有长距离门的量子比特的位置。然后，生成的资源将在隐形传态电路中使用。例如，在图 1b 中，被切割的贝尔对用于在量子比特对 (0, 1) 和 (2, 3) 上创建 CNOT 门（参见“ ”部分）。 1b,c 17 1b 被切割的贝尔对工厂 ，IBM Quantum System Two 架构示意图。这里，两个 127 量子比特的 Eagle QPU 通过实时经典链路连接。每个 QPU 由其机架中的电子设备控制。我们对两个机架进行精确同步，以便将两个 QPU 作为一体进行操作。 ，用于在量子比特对 (q0, q1) 和 (q2, q3) 上实现虚拟 CNOT 门的模板量子电路，通过消耗隐形传态电路中的被切割贝尔对来实现 LOCC。紫色双线表示实时经典链路。 ，用于两个同时被切割的贝尔对的被切割贝尔对工厂 C2(θi)。QPD 总共有 27 种不同的参数集 θi。这里，。 a b c 周期性边界条件 我们在 ibm_kyiv（一个 Eagle 处理器 ）上构建了一个具有周期性边界条件的图状态 |G⟩，超越了其物理连接性所施加的限制（参见“ ”部分）。这里，G 有 |V| = 103 个节点，需要四个长距离边 Elr = {(1, 95), (2, 98), (6, 102), (7, 97)} 连接 Eagle 处理器顶部和底部的量子比特（图 2a） 。我们测量节点稳定子 Si 在每个节点 i ∈ V 上，以及在每条边 (i, j) ∈ E 上的稳定子 SiSj 的乘积。从这些稳定子中，我们构建了一个纠缠见证 ，当边 (i, j) ∈ E 存在双量子比特纠缠时，该见证为负（参考文献 ）（参见“ ”部分）。我们关注双量子比特纠缠，因为这是我们希望通过虚拟门重新创建的资源。测量多方纠缠的见证只会测量非虚拟门和测量的质量，使得虚拟门的影响不那么清晰。 1 图状态 2a 27 纠缠见证 ，重六边形图通过边 (1, 95)、(2, 98)、(6, 102) 和 (7, 97)（以蓝色突出显示）折叠成管状。我们切割了这些边。 ，节点稳定子 Sj（顶部）和见证 ，（底部），带有 1 个标准差，用于靠近长距离边的节点和边。垂直虚线按其到切割边的距离对稳定子和见证进行分组。 ，稳定子误差的累积分布函数。星号表示边由长距离门实现的节点稳定子 Sj。在丢弃边基准（虚红线）中，未实现长距离门，因此星号指示的稳定子具有单位误差。灰色区域是受切割影响的节点稳定子的概率质量。 – ，在二维布局中，绿色节点复制节点 95、98、102 和 97 以显示切割的边。 中的蓝色节点是用于创建被切割贝尔对的量子比特资源。节点 i 的颜色是测量的稳定子 |Si - 1| 的绝对误差，如颜色条所示。当在 99% 置信水平上检测到纠缠统计时，边为黑色；否则为紫色。在 中，长距离门使用 SWAP 门实现。在 中，相同的门使用 LOCC 实现。在 中，它们根本没有实现。 a b c d f e d e f 我们使用三种不同的方法来准备 |G⟩。硬件原生边始终使用 CNOT 门实现，但周期性边界条件使用 (1) SWAP 门、(2) LOCC 和 (3) LO 来连接整个格点上的量子比特。LOCC 和 LO 之间的主要区别是前馈操作，它由依赖于测量的结果的单量子比特门组成，其中 n 是切割的数量。2n 中的每一种情况都会触发 X 和/或 Z 门在适当的量子比特上的唯一组合。控制硬件实时执行测量结果的获取、确定相应的情况以及基于该情况进行操作，但需要固定的额外延迟。我们通过零噪声外推 和交错动力学解耦 , （参见“ ”部分）来缓解由此产生的延迟引起的错误。 22 21 28 抗噪声量子电路切换指令 我们通过硬件原生图状态 G' = (V, E') 来基准测试 |G⟩ 的 SWAP、LOCC 和 LO 实现，其中 E' 是通过移除长距离门获得的，即 E' = EEₗᵣ。因此，制备 |G'⟩ 的电路仅需要 112 个 CNOT 门，这些门按照 Eagle 处理器的重六边形拓扑排列成三层。当测量 |G⟩ 的节点和边稳定子时，该电路会在切割门上的节点处报告大的错误，因为它设计用于实现 |G'⟩。我们将这种硬件原生基准测试称为丢弃边基准测试。基于 SWAP 的电路需要额外的 262 个 CNOT 门来创建长距离边 Elr，这大大降低了测量稳定子的值（图 2b-d） 。相比之下，Elr 中的边在 LOCC 和 LO 中的实现不需要 SWAP 门。对于未涉及切割门的节点的稳定子，其节点和边稳定子的误差与丢弃边基准测试非常接近（图 2b,c） 。相反，涉及虚拟门的稳定子比丢弃边基准测试和 SWAP 实现具有更低的误差（图 2c ，星号标记）。作为整体质量指标，我们首先报告节点稳定子上的绝对误差之和，即 ∑i∈V∣Si - 1∣（扩展数据表 1） 。巨大的 SWAP 开销导致 44.3 的绝对误差之和。丢弃边基准测试中的 13.1 误差主要由四个切割上的八个节点引起（图 2c ，星号标记）。相比之下，LO 和 LOCC 的误差受到 MCM 的影响。我们将 LOCC 相对于 LO 的 1.9 额外误差归因于延迟和隐形传态电路以及被切割贝尔对中的 CNOT 门。在基于 SWAP 的结果中， 在 99% 置信水平下，无法检测到 116 条边中的 35 条边的纠缠（图 2b,d） 。对于 LO 和 LOCC 实现， 在 G 的所有边上，在 99% 置信水平下，可以检测到双量子比特纠缠的统计特性（图 2e） 。这些指标表明，虚拟长距离门产生的稳定子误差小于分解为 SWAP 的误差。此外，它们将方差保持在足够低的水平，以验证纠缠的统计特性。 2b-d 2b,c 2c Tab1 2c 2b,d 2e 将两个 QPU 作为一体进行操作 我们现在通过实时经典连接将两个各包含 127 个量子比特的 Eagle QPU 合并为一个 QPU。将设备作为一个单一的、更大的处理器进行操作包括执行跨越更大量子比特寄存器的量子电路。除了在合并的 QPU 上并发运行的幺正门和测量之外，我们还使用动态电路来执行作用在两个设备上的量子比特上的门。这得益于物理上分离的仪器之间精确的同步和快速的经典通信，这些通信是收集测量结果并确定整个系统的控制流所必需的 。 29 我们通过在 134 个量子比特上构建环绕两个 QPU 的重六边形环的图状态来测试这种实时经典连接（图 3） 。选择这些环是为了排除受两级系统和读出问题影响的量子比特，以确保高质量的图状态。这个图在三维空间中形成一个环，并需要四个长距离门，我们使用 LO 和 LOCC 来实现它们。与之前一样，LOCC 协议因此需要每个切割门额外的两个量子比特来用于被切割的贝尔对。与前一节一样，我们将结果与不实现跨越两个 QPU 的边的图进行比较。由于设备之间没有量子链路，因此无法使用 SWAP 门进行基准测试。当我们使用 LO 和 LOCC 以 99% 的置信水平实现图时，所有边都表现出双量子比特纠缠的统计特性。此外，对于不受长距离门影响的节点，LO 和 LOCC 稳定子的质量与丢弃边基准测试相同（图 3c） 。与丢弃边基准测试相比，受长距离门影响的稳定子误差大大减小。对于丢弃边基准测试、LOCC 和 LO，节点稳定子上的绝对误差之和 ∑i∈V∣Si - 1∣ 分别为 21.0、19.2 和 12.6。与之前一样，我们将 LOCC 相对于 LO 的 6.6 额外误差归因于延迟和隐形传态电路以及被切割贝尔对中的 CNOT 门。LOCC 结果演示了如何使用实时经典链路连接的动态量子电路在两个原本分离的 QPU 上执行。LO 结果可以在具有 127 个量子比特的单个设备上获得，但运行时间会增加一倍，因为子电路可以连续运行。 3 3c ，具有周期性边界的图状态在三维空间中显示。蓝色边是切割边。 ，两个 Eagle QPU 作为单个设备（254 个量子比特）运行的耦合图。蓝色节点是形成 中图状态的量子比特，蓝色节点用于被切割的贝尔对。 , ，LOCC（实绿）和 LO（实橙）实现的稳定子（ ）和边见证（ ）上的绝对误差，以及丢弃边基准图（虚线红）上的绝对误差，用于 中的图状态。在 和 中，星号表示受切割影响的稳定子和边见证。在 和 中，灰色区域分别是受切割影响的节点稳定子和边见证的概率质量。在 和 中，我们观察到 LO 实现的性能优于丢弃边基准测试，我们将其归因于更好的设备条件，因为这些数据是在不同于基准测试和 LOCC 数据的日期采集的。 a b a c d c d a c d c d c d 讨论与结论 我们使用 LO 和 LOCC 实现长距离门。利用这些门，我们在 103 个节点的平面格点上实现了周期性边界条件，并实时连接了两个 Eagle 处理器，以创建 134 个量子比特的图状态，超出了单个芯片的能力。在这里，我们选择实现图状态作为应用，以突出动态电路的可扩展特性。我们的被切割贝尔对工厂支持参考文献 中提出的 LOCC 方案。LO 和 LOCC 协议都提供了高质量的结果，与硬件原生基准测试非常吻合。电路切割增加了测量可观测量值的方差。如见证上的统计测试所示，我们可以在 LO 和 LOCC 方案中将方差控制在范围内。对测量方差的深入讨论可以在 中找到。 17 补充信息 QPD 导致方差增加的原因是，目前的研究重点是降低采样开销。最近的研究表明，并行切割多个双量子比特门可以实现具有与 LOCC 相同采样开销的最优 LO QPD，但需要额外的辅助量子比特和可能的重置 , 。在 LOCC 中，QPD 仅用于切割贝尔对。这昂贵的 QPD 可以通过在多个芯片之间分发纠缠来移除，即没有采样开销 , 。在近期到中期，这可以通过在常规电缆上以微波模式操作门来实现 , , ，或者在长期通过光学到微波转换来实现 , , 。纠缠分发通常有噪声，并且可能导致非最大纠缠态。然而，门隐形传态需要最大纠缠资源。尽管如此，非最大纠缠态可以降低 QPD 的采样成本 ，并且非最大纠缠态的多个副本可以在量子电路执行期间或可能在连续采样之间的延迟期间（对于重置可能长达 250 μs）蒸馏成纯态以进行隐形传态 。结合这些设置，我们的抗噪声和抑制的动态电路将实现一个模块化的量子计算架构，而无需电路切割的采样开销。 30 31 32 33 10 34 35 36 37 38 39 41 在应用场景中，电路切割可以使哈密顿量模拟受益 。在这里，电路切割的成本是切割键的强度乘以演化时间的指数。因此，对于弱键和/或短演化时间，这个成本可能是合理的。此外，参考文献 中提出的 LO 方案在哈达玛检验中需要辅助量子比特，如果同一个键在 Trotter 化时间演化中被切割多次，则需要通过动态电路进行重置。 42 42 电路切割可以应用于导线和门。生成的量子电路结构相似，使我们的方法适用于这两种情况。我们的实时经典链路实现了长距离门，并经典地耦合了分离的量子处理器。我们提出的被切割贝尔对具有超越我们工作的价值。例如，这些对可直接用于切割基于测量的量子计算中的电路，而后者依赖于动态电路 。这也可能通过 LO 实现；结果将是与我们使用动态电路的执行环境相同。此外，交错动力学解耦与零噪声外推的结合缓解了前馈操作的长延迟，从而实现了高质量的动态电路实现。我们的工作揭示了噪声源，例如延迟期间发生的 ZZ 串扰，分布式超导量子计算机的编译器必须考虑这些噪声源 。总之，我们证明了可以通过由实时经典链路支持的抗噪声动态电路，将多个量子处理器作为一个整体来操作。 14 43 方法 电路切割 量子电路中的门是作用在密度矩阵 ρ 上的量子通道。单个量子通道 通过表示为 I 个量子通道 的总和来切割，从而得到 QPD 通道 比 更容易实现，并且由 LO 或 LOCC 构建（图 1） 16 17
