IBM 量子计算新突破：实时连接芯片以扩展量子比特能力

```html 作者： Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger 摘要 量子计算机利用量子力学定律处理信息。目前的量子硬件存在噪声，信息存储时间短，并且仅限于少数通常以平面连接排列的量子比特（即量子位）。 然而，许多量子计算应用需要比硬件提供的平面晶格更多的连接以及比单个量子处理单元（QPU）可用的更多的量子比特。社区希望通过使用尚未在实验中得到证实的经典通信连接QPU来解决这些限制。在这里，我们通过实验实现了抗噪声动态电路和电路切割，以创建需要周期性连接的量子态，该量子态使用了跨越两个QPU（每个QPU有127个量子比特）的最多142个量子比特，这些QPU通过经典链路实时连接。在动态电路中，量子门可以由运行时（即量子比特相干时间的一部分）内的中路测量的结果进行经典控制。我们的实时经典链路使我们能够基于另一个QPU上的测量结果来对一个QPU应用量子门。此外，抗噪声控制流增强了量子比特的连接性和硬件的指令集，从而增加了我们量子计算机的多功能性。我们的工作表明，我们可以通过实时经典链路启用的抗噪声动态电路将多个量子处理器作为一个整体来使用。 正文 量子计算机以酉运算对编码的信息进行处理。然而，量子计算机存在噪声，并且大多数大规模架构将物理量子比特排列在平面晶格中。尽管如此，当前具有噪声缓解功能的处理器已经能够模拟具有127个量子比特的硬件原生伊辛模型，并以经典计算机的暴力方法开始难以处理的规模测量可观测量。 量子计算机的有用性取决于进一步的扩展和克服其有限的量子比特连接性。模块化方法对于扩展当前有噪声的量子处理器和实现容错所需的大量物理量子比特至关重要。陷获离子和中性原子架构可以通过物理传输量子比特来实现模块化。在短期内，超导量子比特的模块化是通过连接相邻芯片的短程互连实现的。 在中期，可以在长距离的常规电缆上执行工作在微波区域的长距离门操作。这将实现适合高效纠错的非平面量子比特连接性。一个长远的选择是利用微波到光学转换，利用光学链路纠缠远程QPU，据我们所知，这尚未得到验证。此外，动态电路通过执行中路测量（MCM）并在量子比特的相干时间内进行经典控制来拓宽量子计算机的操作范围。它们提高了算法质量和量子比特连接性。正如我们将展示的，动态电路还通过实时连接QPU来启用模块化。 我们采用一种基于虚拟门的互补方法，在模块化架构中实现长距离相互作用。我们连接任意位置的量子比特，并通过准概率分解（QPD）来创建纠缠的统计量。我们将仅本地操作（LO）的方案与经典通信（LOCC）增强的方案进行比较。LO方案在双量子比特设置中得到演示，需要执行多个仅本地操作的量子电路。相比之下，为了实现LOCC，我们在 the teleportation circuit 中消耗虚拟贝尔对来创建双量子比特门。在具有稀疏和平面连接性的量子硬件上，在任意量子比特之间创建贝尔对需要长距离受控非门（CNOT）。为了避免这些门，我们使用基于本地操作的QPD，这会导致需要消耗的贝尔对被切断。LO不需要经典链路，因此比LOCC更容易实现。然而，由于LOCC只需要一个参数化模板电路，因此其编译效率比LO更高，并且其QPD的成本低于LO方案的成本。 我们的工作有四项主要贡献。首先，我们提出了用于创建多个切断的贝尔对的量子电路和QPD，以在文献中实现虚拟门。其次，我们通过组合动力学解耦和零噪声外推来抑制和缓解动态电路中由经典控制硬件延迟引起的噪声。第三，我们利用这些方法在103节点图状态上设计周期性边界条件。第四，我们演示了两个独立QPU之间的实时经典连接，从而证明了可以通过经典链路将分布式QPU系统作为一个整体来运行。结合动态电路，这使我们能够将两个芯片作为一个量子计算机来操作，我们通过设计跨越两个设备的、具有142个量子比特的周期性图状态来举例说明这一点。我们讨论了创建长距离门的前进路径，并给出结论。 电路切割 由于量子比特数量或连接性的限制，我们可能无法直接在硬件上执行大型量子电路，因此我们通过切割门来执行。电路切割将复杂电路分解为可以单独执行的子电路。然而，我们需要执行更多的电路，我们称之为采样开销。然后，对这些子电路的结果进行经典重组，以得到原始电路的结果（方法）。 由于我们工作的主要贡献之一是使用LOCC实现虚拟门，因此我们展示了如何通过本地操作创建所需的切断贝尔对。在这里，多个切断的贝尔对通过参数化量子电路进行设计，我们称之为切断贝尔对工厂（图1b、c）。同时切断多个对需要较低的采样开销。由于切断贝尔对工厂形成两个不相交的量子电路，我们将每个子电路放置在靠近具有长距离门的量子比特的位置。然后，在 the teleportation circuit 中使用生成的资源。例如，在图1b中，切断的贝尔对被用来在量子比特对（0, 1）和（2, 3）上创建CNOT门（见“切断贝尔对工厂”部分）。 ，IBM Quantum System Two架构的示意图。这里，两个127量子比特的Eagle QPU通过实时经典链路连接。每个QPU由其机架中的电子设备控制。我们对两个机架进行严格同步，以将两个QPU作为一个整体进行操作。 ，用于在量子比特对（q0, q1）和（q2, q3）上实现虚拟CNOT门的模板量子电路，通过在 the teleportation circuit 中消耗切断的贝尔对来实现LOCC。紫色双线表示实时经典链路。 ，用于两个同时切断的贝尔对的切断贝尔对工厂Ck(θi)。QPD共有27个不同的参数集θi。这里，. a b c 周期性边界条件 我们在ibm_kyiv（一个Eagle处理器）上构建了一个具有周期性边界条件的图状态|G⟩，超出了其物理连接性的限制（见“图状态”部分）。这里，G有∣V∣=103个节点，需要四个长距离边E = {(1, 95), (2, 98), (6, 102), (7, 97)}连接Eagle处理器顶部和底部的量子比特（图2a）。我们测量每个节点i∈V上的节点稳定器Si，以及沿着每条边（i, j）∈E形成的稳定器SiSj的乘积。从这些稳定器中，我们构建了一个纠缠见证量，如果边（i, j）∈E存在双边纠缠，则该见证量为负（参考文献）（见“纠缠见证”部分）。我们关注双边纠缠，因为这是我们希望用虚拟门重新创建的资源。测量多方纠缠的见证量只会衡量非虚拟门和测量的质量，从而使得虚拟门的影响不那么清晰。 lr ，通过边（1, 95）、（2, 98）、（6, 102）和（7, 97）（以蓝色突出显示）将重六边形图折叠成管状。我们切断了这些边。 ，节点稳定器Sj（顶部）和见证量，（底部），以及靠近长距离边的节点和边的1个标准差。垂直虚线按与切断边的距离对稳定器和见证量进行分组。 ，稳定器误差的累积分布函数。星号表示具有长距离门实现的边的节点稳定器Sj。在切断边基准（点划线红色线）中，不实现长距离门，因此星号指示的稳定器具有单位误差。灰色区域是受切断影响的节点稳定器的概率质量。 – ，在二维布局中，绿色节点复制节点95、98、102和97以显示切断的边。 中的蓝色节点是用于创建切断贝尔对的量子比特资源。节点i的颜色是测量稳定器的绝对误差|Si - 1|，由颜色条指示。当在99%的置信水平下检测到纠缠统计量时，边为黑色；否则为紫色。在 中，长距离门是用SWAP门实现的。在 中，相同的门是用LOCC实现的。在 中，它们根本没有实现。 a b c d f e d e f 我们准备|G⟩有三种不同的方法。硬件原生的边始终用CNOT门实现，但周期性边界条件是用（1）SWAP门、（2）LOCC和（3）LO来连接整个晶格中的量子比特。LOCC和LO的主要区别在于一个前馈操作，该操作由测量结果控制的单量子比特门组成，其中n是切断的数量。2 种情况中的每一种都会在适当的量子比特上触发X门和/或Z门的唯一组合。测量结果的获取、相应情况的确定以及基于它的操作都是由控制硬件实时完成的，代价是固定的额外延迟。我们使用零噪声外推和交错动力学解耦来缓解由此产生的延迟引起的噪声（见“抗噪声量子电路切换指令”部分）。 n 我们使用硬件原生的图状态对G'=(V, E')（通过移除长距离边E'=EE 获得）来对|G⟩的SWAP、LOCC和LO实现进行基准测试。准备|G'⟩的电路因此只需要112个CNOT门，这些门以三层排列，遵循Eagle处理器的重六边形拓扑。对于设计用于实现|G'⟩的电路，当测量|G⟩的节点和边稳定器时，由于该节点位于切断门上，该电路将报告大的误差。我们将这种硬件原生的基准测试称为切断边基准测试。基于SWAP的电路需要额外的262个CNOT门来创建长距离边E ，这极大地降低了测量稳定器的值（图2b-d）。相比之下，LOCC和LO实现E 中的边不需要SWAP门。对于不涉及切断门的节点，其节点和边稳定器的误差与切断边基准测试非常接近（图2b, c）。相反，涉及虚拟门的稳定器比切断边基准测试和SWAP实现具有更低的误差（图2c，星号标记）。作为整体质量指标，我们首先报告节点稳定器上的绝对误差总和，即∑ |Si - 1|（扩展数据表1）。大量的SWAP开销导致44.3的绝对误差总和。切断边基准测试上的13.1误差主要由四个切断上的八个节点引起（图2c，星号标记）。相比之下，LO和LOCC的误差受到MCM的影响。我们将LOCC比LO多出的1.9误差归因于the teleportation circuit 和切断贝尔对中的延迟和CNOT门。在基于SWAP的结果中，在99%的置信水平下，w未能在116条边中的35条边上检测到纠缠（图2b, d）。对于LO和LOCC实现，w在99%的置信水平下，在G的所有边上都见证了双边纠缠的统计量（图2e）。这些指标表明，虚拟长距离门产生的稳定器误差比其分解为SWAP的误差要小。此外，它们将方差保持在足够低的水平，以验证纠缠的统计量。 lr lr lr i∈V 将两个QPU作为一个整体运行 我们现在将两个各包含127个量子比特的Eagle QPU通过实时经典连接组合成一个QPU。将设备作为一个单一的、更大的处理器运行包括在合并的QPU上并行运行的量子电路和测量。除了在合并的QPU上并行运行的酉门和测量之外，我们还使用动态电路来执行作用于两个设备上的量子比特的门。这得益于物理上分离的设备之间严格的同步和快速的经典通信，这些通信对于收集测量结果和确定整个系统的控制流至关重要。 我们通过设计一个134量子比特的图状态来测试这种实时经典连接，该图状态由穿过两个QPU的重六边形环构成（图3）。选择这些环是为了排除受双态系统和读取问题困扰的量子比特，以确保高质量的图状态。该图在三维空间中形成一个环，需要四个长距离门，我们使用LO和LOCC来实现这些门。与之前一样，LOCC协议因此需要每个切断门额外的两个量子比特来用于切断贝尔对。与上一节一样，我们将我们的结果与不实现跨越两个QPU的边的图进行基准测试。由于两个设备之间没有量子链路，因此无法使用SWAP门进行基准测试。当使用LO和LOCC以99%的置信水平实现图时，所有边都表现出双边纠缠的统计量。此外，对于不受长距离门影响的节点，LO和LOCC稳定器的质量与切断边基准测试相同（图3c）。受长距离门影响的稳定器与切断边基准测试相比，误差大大减小。对于节点稳定器的绝对误差总和∑ |Si - 1|，切断边基准测试、LOCC和LO分别为21.0、19.2和12.6。与之前一样，我们将LOCC比LO多出的6.6误差归因于the teleportation circuit 和切断贝尔对中的延迟和CNOT门。LOCC结果演示了如何在一个动态量子电路上执行两个子电路，这两个子电路通过实时经典链路连接，而这两个子电路在两个独立的QPU上运行。LO结果可以在单个127量子比特设备上获得，但运行时间会增加一倍，因为子电路可以连续运行。 i∈V ，三维表示的具有周期性边界的图状态。蓝色边是切断的边。 ，将两个Eagle QPU作为一个单一设备（254量子比特）运行的耦合图。紫色节点是 中构成图状态的量子比特，蓝色节点用于切断贝尔对。 , **d**，LOCC（实绿线）和LO（实橙线）实现的稳定器（ ）和边见证量（ ）的绝对误差，以及切断边基准测试图（虚点划线红线）的绝对误差，用于 中的图状态。在 和 a b a c c d a c d**中，星号表示受切断影响的稳定器和边见证量。在 和 c d**中，灰色区域分别是受切断影响的节点稳定器和边见证量的概率质量。在 和 c d**中，我们观察到LO实现优于切断边基准测试，这归因于更好的设备条件，因为这些数据是在与基准测试和LOCC数据不同的日子采集的。 讨论与结论 我们使用LO和LOCC实现了长距离门。利用这些门，我们在103节点平面晶格上实现了周期性边界条件，并将两个Eagle处理器实时连接起来，创建了134量子比特的图状态，超出了单个芯片的能力。在这里，我们选择实现图状态作为应用，以突出动态电路的可扩展特性。我们的切断贝尔对工厂实现了文献中提出的LOCC方案。LO和LOCC协议都提供了高质量的结果，与硬件原生的基准测试非常吻合。电路切割会增加测量可观测量值的方差。如我们在LO和LOCC方案中所见的，我们可以将方差控制在可控范围内。在补充信息中可以找到关于测量方差的深入讨论。 QPD增加方差是研究现今关注点在于降低采样开销的原因。最近的研究表明，并行切断多个双量子比特门可以实现与LOCC相同的采样开销的最优LO QPD，但需要额外的辅助量子比特和可能的重置。在LOCC中，QPD仅用于切断贝尔对。通过在多个芯片上分发纠缠，可以消除这种昂贵的QPD（即没有量子比特开销）。在近期到中期，可以通过在常规电缆上传输微波区域的门，或者在长期，通过光学到微波转换来实现。纠缠分发通常存在噪声，并且可能导致非最大纠缠态。然而，门隐写术需要最大纠缠资源。尽管如此，非最大纠缠态可以降低QPD的采样成本，并且非最大纠缠态的多个副本可以被蒸馏成一个纯状态用于隐写术，这可以在量子电路执行期间或可能在连续量子比特的延迟期间进行，对于重置的延迟可能高达250μs。结合这些设置，我们抗噪声和抑制的动态电路将能够实现一个模块化量子计算架构，而无需进行电路切割的采样开销。 在应用场景中，电路切割可以使哈密顿量模拟受益。在这里，电路切割的成本是切断键的强度乘以演化时间的指数。因此，对于弱键和/或短演化时间，这种成本可能是合理的。此外，文献中提出的LO方案在哈密顿量测试中需要辅助量子比特，如果同一个键在Trotter化时间演化中被切断多次，则需要通过动态电路进行重置。 电路切割可应用于导线和门。生成的量子电路具有相似的结构，这使得我们的方法适用于这两种情况。我们的实时经典链路实现了长距离门，并以经典方式耦合分离的量子处理器。我们提出的切断贝尔对具有超出我们工作范围的价值。例如，这些对可直接用于切割基于测量的量子计算中的电路，而基于测量的量子计算依赖于动态电路。这也可以通过LO完成；结果将是一个与我们的动态电路执行设置相同的执行设置。此外，交错动力学解耦与零噪声外推的结合缓解了前馈操作的冗长延迟，从而实现了高质量的动态电路实现。我们的工作阐明了噪声源，例如延迟期间发生的ZZ串扰，分布式超导量子计算机的编译器必须考虑这些噪声源。总之，我们证明了我们可以通过实时经典链路启用的抗噪声动态电路将多个量子处理器作为一个整体来使用。 方法 电路切割 量子电路中的门是作用于密度矩阵ρ的量子信道。单个量子信道 通过将其表示为I个量子信道 的和来切断，得到QPD 信道 比 更容易实现，并且基于LO或LOCC（图1）构建。由于某些系数ai为负，我们引入γ = ∑ |a |和P = |a |/γ来恢复一个具有概率P 的有效概率分布，其信道为 。其中，γ可以看作是QPD偏离真实概率分布的量，因此是实现QPD的代价。没有QPD，一个可观测量是通过 。然而，当使用此QPD时，我们构建了一个O的无偏蒙特卡洛估计器 i i i i i QPD估计器⟨O⟩ 的方差比非切断估计器⟨O⟩的方差大γ 倍（参考文献）。当切断n > 1个相同的信道时，我们可以通过对每个单独信道的QPD进行乘积来构建一个估计器，得到一个γ 的重标度因子。方差的这种指数级增长可以通过测量次数的相应增加来补偿。因此，γ 被称为采样开销，并表明电路切割必须谨慎使用。LO和LOCC量子信道 及其系数ai的细节分别在“通过LO实现的虚拟门”和“通过LOCC实现的虚拟门”部分给出。 QPD 2 2n 2n 通过LO实现的虚拟门 在这里，我们讨论如何通过LO实现虚拟CZ门。我们遵循参考文献，因此将每个切断的CZ门分解为本地操作和由以下公式定义的六个不同电路的总和： 其中 是虚拟Z旋转。CZ前的因子2是为了便于阅读。六个可能的电路中的每一个都由1/6的概率加权（扩展数据图1）。操作(I + Z)/2和(I - Z)/2分别对应于投影仪|0⟩⟨0|和|1⟩⟨1|。它们通过MCM和经典后处理来实现。更具体地说，当计算LO QPD的可观测量⟨O⟩ = ∑ a ⟨O⟩ 的期望值时，当MCM的结果为0和1时，我们将期望值⟨O⟩ 分别乘以1和-1。 i i i i 在本文中实现图状态的LO实验中，我们使用由Rz门和MCM组成的六个电路来实现CZ门。用LO切断四个CZ门需要I = 6 = 1296个电路。然而，由于图状态的节点和边稳定器最多位于一个虚拟门的光锥内，因此我们并行实现了两个QPD，这需要每个期望值有I = 6 = 36个LO电路。一般来说，从QPD采样会导致采样开销为 ，其中I是QPD中的电路数量，ai是QPD系数。然而，由于我们实验中的LO QPD只有36个电路，我们通过执行所有36个电路来完全枚举QPD。完全枚举的采样成本为 。此外，由于∀i = 0, ..., I-1, |a | = 1/2，因此从QPD采样和完全枚举都具有相同的量子比特开销。 4 2 i 方程（3）中的分解，其中γ =9，在单个门的采样开销方面是最佳的（参考文献）。最近，参考文献发现了一种新协议，在并行切断多个门时，可以获得与LOCC相同的γ开销。参考文献中的证明是理论性的，证明了存在分解。 2 通过LOCC实现的虚拟门 现在我们讨论实现启用LOCC虚拟门的动态电路。我们首先介绍使用动力学解耦（DD）和零噪声外推（ZNE）的动态电路的噪声抑制和缓解。其次，我们讨论了创建切断贝尔对的方法，并提出了实现一个、两个和三个切断贝尔对的电路。最后，我们提出了一个简单的基准实验来评估虚拟门的质量。 抗噪声量子电路切换指令 本文中提出的所有量子电路均使用Qiskit编写。LOCC电路的前馈操作是通过量子电路切换指令执行的， hereafter referred to as a switch。一个switch定义了一组情况，在这些情况下，量子电路可以根据一组相应的测量结果进行分支。这种分支是为每个实验量子比特实时发生的，测量结果由中央处理器收集，然后中央处理器将选定的情况（此处对应于X门和Z门的组合）广播到所有控制仪器。 随着量子计算的规模化，控制电子设备将针对其QPU进行定制，不再使用现成的组件。最近的IBM设备有一个QPU，配备了一系列专用和定制的控制电子设备，如参考文献所示。我们提出的前馈的实现建立在参考文献的工作基础上，并在两个主要方面提高了其可扩展性。首先，我们的开发实现了不同实验装置之间的同步和通信。不仅两个子QPU的控制仪器位于不同的机架中，而且它们还可以通过软件配置为在LO实验中独立运行，并在LOCC实验中重新组合。这种架构可以扩展到多个机架和QPU。它克服了参考文献中指出的一些分布式控制系统的操作挑战。其次，条件操作的持续时间与测量结果、测量哪些量子比特以及哪些量子比特受到条件操作的影响无关（除了电缆长度造成的微小差异）。这使得系统能够像一个整体一样，在合并的QPU上均匀地调度和执行程序。 前馈过程导致约0.5μs的延迟（与选定情况无关），在此期间不能应用任何门（扩展数据图2a，红色区域）。在此期间（τ）的自由演化，通常由哈密顿量中的静态ZZ串扰主导，其强度范围约为10 Hz至10 Hz，会严重损害结果。为了抵消这种不希望的相互作用以及任何其他恒定或缓慢波动的IZ或ZI项，我们在条件门之前插入一个交错的DD X-X序列，将switch持续时间增加了3τ（扩展数据图2a）。τ的值由一个QPU到另一个QPU的最长延迟路径决定，并通过最大化此类DD序列上的信号来微调。此外，我们通过ZNE来缓解整体延迟对我们感兴趣的可观测量值的影响。为此，我们首先将switch持续时间乘以一个因子c = (τ + δ)/τ，其中δ是DD序列中每个X门之前添加的可变延迟（扩展数据图2a）。然后，我们使用线性拟合将稳定器值外推到零延迟极限c = 0。在许多情况下，指数拟合是合理的；然而，我们在基准实验中观察到线性拟合是合适的（扩展数据图2）。没有DD，我们观察到测量稳定器中存在强烈的振荡，这阻碍了精确的ZNE（参见扩展数据图2c中的XZ稳定器）。如正文中所示，这种噪声抑制和缓解减少了受虚拟门影响的稳定器上的误差。 3 4 我们为switch实现的噪声抑制和缓解也适用于其他控制流语句。switch不是唯一能够表示控制流的指令。例如，OpenQASM3支持if/else语句。我们的方案通过（1）将DD序列添加到延迟中（如果控制电子设备无法在延迟期间发射脉冲，则可能通过添加延迟）；（2）拉伸延迟；以及（3）外推到零延迟极限来完成。 切断贝尔对工厂 在这里，我们讨论了实现LOCC虚拟门所需的切断贝尔对的制备量子电路。为了创建一个用于k个切断贝尔对的工厂，我们必须找到具有两个不相交分区（每个分区有k个量子比特）的电路的线性组合，以重现贝尔对的统计量。我们按照参考文献创建了贝尔对的状态ρk，使得，其中tk = 2k - 1。这里， are mixed states separable with respect to the partitions A and B。注意，ρk纠缠了量子比特分区A和B，如图1c所示，但它们没有。此QPD的总成本（两个状态）由γk = 2tk + 1确定。接下来，我们通过纯状态的概率混合来实现，即有效概率分布。状态很容易通过对应于密度矩阵ρk对角线上0条目的所有基态的均匀混合来实现。基态本身不出现在ρk中。因此，我们将ρk实现为对角矩阵，其元素为对角线上的1。状态更难设计。它需要一种概率混合，这种混合的复杂状态在每个分区A和B内部都有纠缠，但分区之间没有。为了设计，我们因此构建了一个参数化量子电路Ck(θi)，其参数为θi，其中没有双量子比特门连接A和B中的量子比特。根据参考文献，我们需要纯状态来表示，其精确形式（为简洁起见省略）在参考文献的附录B中给出。因此，实现一个、两个和三个切断贝尔对所需的参数集总数为5、27和311，分别。最后，实现方程（1）中的电路的所有电路的系数ai,k为 对于k=2，得到的权重|ai,k|/γk近似相等。因此，在硬件上执行k=2 QPD的采样和完全枚举之间没有实际差异。更准确地说，对于我们在硬件上运行的有两个切断贝尔对的工厂，QPD的采样成本为，完全枚举QPD的成本为，其中γ =7。 2 我们使用相同的模板变分量子电路Ck(θ )（参数为θ ）来构建所有纯状态，其中索引i = 0, ..., I-1遍历定义ρ 的概率混合的I个元素。模板电路Ck(θ )中的参数由SLSQP经典优化器通过最小化L2范数（相对于需要表示ρ 的I个纯目标状态）来优化，其中范数是通过经典态矢量模拟进行评估的。在测试了各种方法后，我们发现图1c和扩展数据图3中提供的方法使我们能够在每个状态下实现小于10 的基于L2范数的误差，同时具有最小的硬件要求。为了能够快速执行具有参数更新的QPD，所有参数都是虚拟Z旋转的角度（图1c）。由于ρ 是由基态构建的，我们解析地导出参数。因此，我们也可以显着简化ansatz C (θ )，例如，通过取消CNOT门。然而，为了编译和执行效率，我们保持相同的模板。初步检查表明，进入ρ 的参数没有可用的结构。因此，我们将其留给未来的研究来进一步调查这些参数是否具有可以利用以简化切断贝尔对工厂的结构。 i i k i k -8 k k i k 一个单切断贝尔对是通过在量子比特0和1上应用门U(θ , θ )和U(θ , θ )来设计的。在这里，以及在图中，门U(θ, ϕ)对应于。单个切断贝尔对的QPD需要五个参数集，由{[π/2, 0, π/2, 0], [π/2, -2π/3, π/2, 2π/3], [π/2, 2π/3, π/2, -2π/3], [π, 0, 0, 0], [0, 0, π, 0]}给出，这些参数也可以解析导出。同时创建两个和三个切断贝尔对的电路分别显示在图1c和扩展数据图3中。电路和优化器获得的参数值可在GitHub上找到（http://www.github.com/eggerdj/cut_graph_state_data）。 0 1 2 3 在本文中用LOCC实现图状态的实验中，我们并行构建了两个QPD，包含I=27个电路，每个QPD实现两个长距离CZ门。这次执行与LO执行类似，我们也是并行执行了两个QPD。 LOCC的量子比特基准测试 用动态电路实现的CNOT门的质量取决于硬件特性。例如，量子比特弛豫、退相干和静态ZZ串扰都会在switch的空闲时间内对量子比特产生负面影响。此外，测量质量也会影响用LOCC实现的虚拟门。MCM上的误差比最终测量上的误差更难纠正，因为它们通过条件门传播到电路的其余部分。例如，读取时的分配错误会导致单量子比特X或Z门的错误应用。考虑到这些量子比特特性的可变性，在选择将用作切断贝尔对的量子比特时必须小心。为了确定哪些量子比特将作为切断贝尔对表现良好，我们开发了一个快速的四量子比特表征实验，该实验不需要QPD或噪声缓解。该实验通过消耗在量子比特1和2上创建的未切断贝尔对（使用Hadamard门和CNOT门）来在量子比特0和3之间创建图状态。我们测量需要两个不同测量基的稳定器ZX和XZ。生成的电路（显示在扩展数据图4a中）在结构上等同于消耗两个切断贝尔对的电路的一半，例如，图1c。我们在设备上的所有长度为四的量子比特链上执行此实验，并报告均方误差（MSE），即[(⟨ZX⟩ - 1) + (⟨XZ⟩ - 1) ]/2作为质量指标。MSE越低，量子比特组作为切断贝尔对的表现就越好。通过这个实验，我们对ibm_kyiv（用于创建103节点图状态的设备）以及ibm_pinguino-1a和ibm_pinguino-1b（两个Eagle QPU合并为单个设备，命名为ibm_pinguino-2a，用于创建134节点图状态）进行了基准测试。我们观察到每个设备上的MSE变化超过一个数量级（扩展数据图4b）。 2 2 我们选择用作切断贝尔对的量子比特是我们要设计的图和MSE贝尔对质量测试质量之间的权衡。例如，正文中给出的具有周期性边界的图是首先基于所需的|G⟩形状设计的，然后基于贝尔对质量测试的MSE设计的。 图状态 图状态|G⟩是从一个具有节点V和边E的图G=(V, E)创建的，通过对每个对应于V中的节点的量子比特应用初始Hadamard门，然后对每对（i, j）∈E的量子比特应用CZ门（参考文献）。生成的态|G⟩有∣V∣个一阶稳定器，每个节点i∈V有一个，定义为Si = Xi∏ Z 。这里，N(i)是节点i的邻域，由E定义。这些稳定器满足Si|G⟩ = |G⟩。根据构造，任何稳定器的乘积也是一个稳定器。如果一条边（i, j）∈E没有通过CNOT门实现，则相应的稳定器将降至零，即⟨Si⟩ = ⟨Sj⟩ = 0。这种效应可以在切断边基准测试中看到，例如，图2b。 k∈N(i) k 纠缠见证 现在我们定义一个用于评估图状态实现质量的纠缠见证量。见证量w旨在检测特定形式的纠缠。由于我们切断了图状态中的边，我们专注于边（i, j）∈E连接的两个节点i和j上的见证量w 。我们的图状态|G⟩的边（i, j）存在纠缠，如果期望值。见证量不检测纠缠，如果。节点i和j（（i, j）∈E）的一阶稳定器是 ij 这里，N(i)是节点i的邻域，它包含j，因为（i, j）∈E。因此，N(i)\j是节点i的邻域，不包括j。遵循参考文献，我们构建了边（i, j）∈E的纠缠见证量 该见证量在状态可分时为零或正。或者，如参考文献所示，双可分性的见证量也给出为 这里，我们同时考虑了这两个见证量。正文中的数据是为w 给出的。正如参考文献中所讨论的，w 比w 更具噪声鲁棒性。然而，w 比w 需要更多的实验工作来测量，因为需要测量稳定器SiSj。 ij ij ij ij ij 为了完整起见，现在我们展示见证量如何通过关注来检测纠缠。可分状态满足，其中Pi是单量子比特泡利算符。因此，我们可以使用柯西-施瓦茨不等式证明，并且对于可分状态。 从方程（10）到方程（11）的步骤依赖于∏ ≤ ∏ |a |，并且，其中乘积运行在不包含i或j的节点上。从方程（11）到方程（12）的步骤基于柯西-施瓦茨不等式。最后一步依赖于纯状态下的∏ = 1的事实。因此，如果状态不可分，则见证量w 将为负。 iai i i iai ij 在正文中给出的图状态中，我们在99%的置信水平下执行统计检验来检测纠缠。如补充信息中所讨论的，并且在图2b中所示，由于读取噪声缓解、QPD和Switch ZNE，一些见证量可能会低于-1/2。因此，我们将一条边视为具有纠缠统计量，如果其与-1/2的偏差在统计上不大于±1/2。基于单边检验，我们认为如果 同样，我们还根据以下公式制定了一个成功标准： 该标准对w 的任何偏离-1（即w 可以具有的最负值）进行惩罚。这里，z = 2.326是99%置信水平下高斯分布的z分数，σ 是边见证量w的标准差。这些检验是保守的，因为它们会惩罚任何偏离理想值的偏差。此外，这些检验最适合电路切割，因为QPD可能会增加测量见证量w的方差σ 。因此，只有当见证量的均值足够负且其标准差足够小时，才能检测到纠缠的统计量。如果方程（14）或方程（15）不满足，则边（i, j）∈E未能通过测试。当使用LO和LOCC实现时，E中的所有边（包括切断的边）都通过了基于w 的测试（扩展数据表2）。然而，由于w 的噪声鲁棒性低于w ，一些边未能通过基于w 的测试。 ij ij 99% w w ij ij ij ij 稳定器测量的电路计数 获得双边纠缠见证量需要测量每条边（i, j）∈E的⟨Si⟩, ⟨Sj⟩和⟨SiSj⟩的期望值。对于正文中提出的103节点和134节点图，所有219个和278个节点和边稳定器，分别，可以在N = 7组对易观测值中测量。为了缓解最终测量读出的误差，我们使用了具有N 样本的Twirled Readout Error Extinction (TREX)。当使用LO和LOCC的虚拟门时，我们需要分别I 和I 个额外的电路。在本文中，我们完全枚举了QPD。此外，对于LOCC，我们使用N = 5个拉伸因子对switch进行ZNE噪声缓解。因此，四种类型的实验执行的电路数量如下： S TREX LO LOCC ZNE Swaps：N N S TREX Dropped edge：N N S TREX LO：N N I S TREX LO LOCC：N N I N S TREX LOCC ZNE 在103节点和134节点图状态的实验中，我们分别使用了N = 5和3个TREX样本。因此，在没有QPD的情况下测量稳定器需要N × N = 35个电路来测量103节点图。对于LO和LOCC，测量正文中图的稳定器需要分别为64和272个电路。然而，由于图结构，每个边见证量最多只在两个切断门的light cone内。因此，我们可以执行总共I = 62和I = 27个电路用于LO和LOCC，分别，基于门的light cone。对于更高权重的可观测量，这对应于对联合QPD的对角线项进行采样。因此，使用LO测量稳定器需要N × N × I = 1,260个电路。对于LOCC，我们进一步使用N = 5个拉伸因子对switch进行噪声缓解。因此，我们执行N × N × I × N = 4,725个电路来测量计算所需的抗噪声稳定器。 TREX S TREX LO LOCC S TREX LO ZNE S TREX LOCC ZNE 为了重构测量可观测量的值，我们首先合并来自TREX样本的量子比特。为此，我们翻转了测量比特串中对应于TREX预置X门的经典比特。然后将这些处理过的比特串聚合到一个具有1024 × N 个计数的计数字典中。接下来，为了得到稳定器的值，我们确定了需要使用NS测量基中的哪一个。稳定器的值及其对应的标准差是通过对相应的1024 × N 个计数进行重采样得到的。这里，我们随机选择10%的量子比特来计算期望值。将这10个期望值进行平均，并报告为测量的稳定器值。这10次测量的标准差显示为图2b中的误差条。最后，如果稳定器位于LOCC实现的虚拟门的light cone内，我们对在零延迟switch处获得的稳定器值进行线性拟合。这个拟合（显示在扩展数据图5d中）使我们能够报告外推零延迟switch处的稳定器值。 TREX TREX 数据可用性 用于分析计数、重现本文图表以及生成切断贝尔对电路的代码可在GitHub上找到（https://github.com/eggerdj/cut_graph_state_data）。由于大小限制，原始计数未在GitHub上提供，但可根据合理要求提供。 参考文献 Kim, Y. et al. Evidence for the utility of quantum computing before fault tolerance. , 500–505 (2023). Nature 618 Bravyi, S., Dial, O., Gambetta, J. M., Gil, D. & Nazario, Z. The future of quantum computing with superconducting qubits. , 160902 (2022). J. Appl. Phys. 132 Bravyi, S. et al. High-threshold and low-overhead fault-tolerant quantum memory. , 778–782 (2024). Nature 627 Akhtar, M. et al. A high-fidelity quantum matter-link between ion-trap microchip modules. , 531 (2023). Nat. Commun. 14 Bluvstein, D. et al. A quantum processor based on coherent transport of entangled atom arrays. , 451–456 (2022). Nature 604 Krantz, P. et al. A quantum engineer’s guide to superconducting qubits. , 021318 (2019). Appl. Phys. Rev. 6 Conner, C. R. et al. Superconducting qubits in a flip-chip architecture. , 232602 (2021). Appl. Phys. Lett. 118 Gold, A. et al. Entanglement across separate silicon dies in a modular superconducting qubit device. , 142 (2021). npj Quantum Inf. 7 Zhong, Y. et al. Violating Bell’s inequality with remotely connected superconducting qubits. , 741–744 (2019). Nat. Phys. 15 Zhong, Y. et al. Deterministic multi-qubit entanglement in a quantum network. , 571–575 (2021). Nature 590 Malekakhlagh, M. et al. Enhanced quantum state transfer and Bell-state generation over long-range multimode interconnects via superadiabatic transitionless driving. , 024006 (2024). Phys. Rev. Appl. 22 Ang, J. et al. ARQUIN: architectures for multinode superconducting quantum computers. , 19 (2024). ACM Trans. Quantum Comput. 5 Córcoles, A. D. et al. Exploiting dynamic quantum circuits in a quantum algorithm with superconducting qubits. , 100501 (2021). Phys. Rev. Lett. 127 Bäumer, E. et al. Efficient long-range entanglement using dynamic circuits. , 030339 (2024). PRX Quantum 5 Hofmann, H. F. How to simulate a universal quantum computer using negative probabilities. , 275304 (2009). J. Phys. A Math. Theor. 42 Mitarai, K. & Fujii, K. Constructing a virtual two-qubit gate by sampling single-qubit operations. , 023021 (2021). New J. Phys. 23 Piveteau, C. & Sutter, D. Circuit knitting with classical communication. , 2734–2745 (2023). IEEE Trans. Inf. Theor. 1 Singh, A. P. et al. Experimental demonstration of a high-fidelity virtual two-qubit gate. , 013235 (2024). Phys. Rev. Res. 6 Gottesman, D. & Chuang, I. L. Demonstrating the viability of universal quantum computation using teleportation and single-qubit operations. , 390–393 (1999). Nature 402 Wan, Y. et al. Quantum gate teleportation between separated qubits in a trapped-ion processor. , 875 (2019). Science 364 Viola, L., Knill, E. & Lloyd, S. Dynamical decoupling of open quantum systems. , 2417–2421 (1999). Phys. Rev. Lett. 82 Temme, K., Bravyi, S. & Gambetta, J. M. Error mitigation for short-depth quantum circuits. , 180509 (2017). Phys. Rev. Lett. 119 Reilly, D. J. Challenges in scaling-up the control interface of a quantum computer.Preprint at (2019). arxiv.org/abs/1912.05114 Peng, T., Harrow, A. W., Ozols, M. & Wu, X. Simulating large quantum circuits on a small quantum computer. , 150504 (2020). Phys. Rev. Lett. 125 Brenner, L., Piveteau, C. & Sutter, D. Optimal wire cutting with classical communication.Preprint at (2023). arxiv.org/abs/2302.03366 Pednault, E. An alternative approach to optimal wire cutting without ancilla qubits.Preprint at (2023). arxiv.org/abs/2303.08287 Zander, R. & Becker, C. K.-U. Benchmarking multipartite entanglement generation with graph states.Preprint at (2024). arxiv.org/abs/2402.00766 Mundada, P. S. et al. Experimental benchmarking of an automated deterministic error-suppression workflow for quantum algorithms. , 024034 (2023). Phys. Rev. Appl. 20 Gupta, R. S. et al. Encoding a magic state with beyond break-even fidelity. , 259–263 (2024). Nature 625 Ufrecht, C. et al. Optimal joint cutting of two-qubit rotation gates. , 052440 (2024). Phys. Rev. A 109 Schmitt, L., Piveteau, C. & Sutter, D. Cutting circuits with multiple two-qubit unitaries.Preprint at (2023). arxiv.org/abs/2312.11638 Cirac, J. I., Zoller, P., Kimble, H. J. & Mabuchi, H. Quantum state transfer and entanglement distribution among distant nodes in a quantum network. , 3221–3224 (1997). Phys. Rev. Lett. 78 Duan, L.-M., Lukin, M. D., Cirac, J. I. & Zoller, P. Long-distance quantum communication with atomic ensembles and linear optics. , 413–418 (2001). Nature 414 Magnard, P. et al. Microwave quantum link between superconducting circuits housed in spatially separated cryogenic systems. , 260502 (2020). Phys. Rev. Lett. 125 Niu, J. et al. Low-loss interconnects for modular superconducting quantum processors. , 235–241 (2023). Nat. Electron. 6 Orcutt, J. et al. Engineering electro-optics in SiGe/Si waveguides for quantum transduction. , 034006 (2020). Quantum Sci. Technol. 5 Lauk, N. et al. Perspectives on quantum transduction. , 020501 (2020). Quantum Sci. Technol. 5 Krastanov, S. et al. Optically heralded entanglement of superconducting systems in quantum networks. , 040503 (2021). Phys. Rev. Lett. 127 Bechtold, M., Barzen, J., Leymann, F. & Mandl, A. Circuit cutting with non-maximally entangled states.Preprint at (2023). arxiv.org/abs/2306.12084 Bennett, C. H. et al. Purification of noisy entanglement and faithful teleportation via noisy channels. , 722–725 (1996). Phys. Rev. Lett. 76 Tornow, C., Kanazawa, N., Shanks, W. E. & Egger, D. J. Minimum quantum run-time characterization and calibration via restless measurements with dynamic repetition rates. , 064061 (2022). Phys. Rev. Appl. 17 Harrow, A. W. & Lowe, A. Optimal quantum circuit cuts with application to clustered Hamiltonian simulation.Preprint at (2024). arxiv.org/abs/2403.01018 Caleffi, M. et al. Distributed quantum computing: a survey.Preprint at (2022). arxiv.org/abs/2212.10609 Cai, Z. et al. Quantum error mitigation. , 045005 (2023). Rev. Mod. Phys. 95 Endo, S., Benjamin, S. C. & Li, Y. Practical quantum error mitigation for near-future applications. , 031027 (2018). Phys. Rev. X 8 McKay, D. C., Wood, C. J., Sheldon, S., Chow, J. M. & Gambetta, J. M. Efficient Z gates for quantum computing. , 022330 (2017). Phys. Rev. A 96 Tran, M. C. et al. Hierarchy of linear light cones with long-range interactions. , 031009 (2020). Phys. Rev. X 10 Zettles, G., Willenborg, S., Johnson, B. R., Wack, A. & Allison, B. 26.2 Design considerations for superconducting quantum systems. In , Vol. 65, pp. 1–3 (IEEE, 2022). 2022 IEEE International Solid-State Circuits Conference (ISSCC) Cross, A. et al. OpenQASM 3: a broader and deeper quantum assembly language. , 1–50 (2022). ACM Trans. Quantum Comput. 3 Vidal, G. & Tarrach, R. Robustness of entanglement. , 141–155 (1999). Phys. Rev. A 59 Kraft, D. (DFVLR, 1988). A Software Package for Sequential Quadratic Programming Gupta, R. S. et al. Probabilistic error cancellation for dynamic quantum circuits. , 062617 (2024). Phys. Rev. A 109 Briegel, H. J. & Raussendorf, R. Persistent entanglement in arrays of interacting particles. , 910–913 (2001). Phys. Rev. Lett. 86 Hein, M., Eisert, J. & Briegel, H. J. Multiparty entanglement in graph states. , 062311 (2004). Phys. Rev. A 69 Jungnitsch, B., Moroder, T. & Gühne, O. Entanglement witnesses for graph states: general theory and examples. , 032310 (2011). Phys. Rev. A 84 Tóth, G. & Gühne, O. Entanglement detection in the stabilizer formalism. , 022340 (2005). Phys. Rev. A 72 van den Berg, E., Minev, Z. K. & Temme, K. Model-free readout-error mitigation for quantum expectation values. , 032620 (2022). Phys. Rev. A 105 致谢 我们感谢IBM Quantum在此项工作中提供的服务。本文观点仅代表作者个人观点，并不反映IBM或IBM Quantum团队的官方政策或立场。我们感谢B. Donovan、I. Hincks和K. Barton在电路编译和执行方面的帮助。我们还感谢D. Sutter、J. Orcutt、E. van den Berg、K. Temme、L. Bishop和P. Seidler的讨论。 本文根据CC BY 4.0（国际）许可协议在nature上发布（https://doi.org/10.1038/s41586-024-08178-2）。