作者: Sergey Bravyi Andrew W. Cross Jay M. Gambetta Dmitri Maslov Patrick Rall Theodore J. Yoder 摘要 物理错误的累积 , , 阻止了当前量子计算机上大规模算法的执行。量子纠错 通过将 个逻辑量子比特编码到更多的物理量子比特 上来提供解决方案,从而抑制物理错误,使其能够以可容忍的保真度运行所需的计算。一旦物理错误率低于某个阈值,该阈值取决于量子码、伴随测量电路和解码算法的选择 ,量子纠错就可以实际实现。我们提出了一种端到端的量子纠错协议,该协议在低密度奇偶校验码 家族的基础上实现了容错存储器。我们的方法实现了0.7%的错误阈值,用于标准的基于电路的噪声模型,与表面码 , , , 相当,后者在20年来一直是错误阈值方面领先的码。我们家族中长度为 的码的伴随测量周期需要 个辅助量子比特和一个深度为8的电路,包含CNOT门、量子比特初始化和测量。所需的量子比特连接是一个由两个边不相交的平面子图组成的度为6的图。特别是,我们表明,在物理错误率为0.1%的情况下,可以使用总共288个物理量子比特来保存12个逻辑量子比特近100万个伴随周期,而表面码则需要近3000个物理量子比特来实现上述性能。我们的研究成果使近期的量子处理器能够实现低开销的容错量子存储器。 1 2 3 4 k n 5 6 7 8 9 10 n n 正文 量子计算因其能够为一组计算问题提供比已知最佳经典算法 更快渐进解的能力而受到关注。人们相信,一个功能齐全的可扩展量子计算机可能有助于解决科学发现、材料研究、化学和药物设计等领域的计算问题,仅举几例 , , , 。 5 11 12 13 14 构建量子计算机的主要障碍是量子信息的脆弱性,这是由于各种噪声源对其产生影响。由于隔离量子计算机免受外部影响以及控制它进行所需计算之间存在冲突,噪声似乎是不可避免的。噪声源包括量子比特、所用材料、控制设备、状态制备和测量错误的不完善,以及各种外部因素,从局部人为因素(如杂散电磁场)到宇宙固有的因素(如宇宙射线)。有关摘要,请参见参考文献 。虽然一些噪声源可以通过更好的控制 、材料 和屏蔽 , , 来消除,但许多其他噪声源似乎很难甚至不可能消除。最后一类可能包括陷阱离子中的自发和受激发射 , ,以及超导电路中与环境(Purcell效应)的相互作用 ——这涵盖了两种领先的量子技术。因此,纠错成为构建功能齐全的可扩展量子计算机的关键要求。 15 16 17 18 19 20 1 2 3 量子容错的可能性已得到充分证明 。通过将逻辑量子比特冗余地编码到多个物理量子比特中,可以实现对错误进行诊断和纠正,方法是重复测量奇偶校验算子的伴随。然而,只有当硬件错误率低于某个阈值时,纠错才有益,该阈值取决于特定的纠错协议。量子纠错的第一个提议,如级联码 , , ,侧重于证明错误抑制的理论可能性。随着对量子纠错和量子技术能力的理解不断成熟,重点已转移到寻找实用的量子纠错协议。这导致了表面码 , , , 的发展,该码提供了接近1%的高错误阈值、快速解码算法以及与依赖于二维(2D)方形晶格量子比特连接的现有量子处理器兼容性。表面码的单逻辑量子比特的小示例已由多个小组通过实验证明 , , , , 。然而,由于其编码效率低下,将表面码扩展到100个或更多逻辑量子比特将是成本高昂的。这激发了对更通用的低密度奇偶校验(LDPC)码 的兴趣。对LDPC码的研究表明,它们可以实现更高的编码效率下的量子容错 。在这里,我们专注于LDPC码的研究,因为我们的目标是找到既高效又能在量子计算技术的限制下实际演示的量子纠错码和协议。 4 21 22 23 7 8 9 10 24 25 26 27 28 6 29 当每个奇偶校验算子仅作用于少数几个量子比特,并且每个量子比特仅参与少数几个奇偶校验时,量子纠错码就被称为LDPC类型。最近提出了几种LDPC码的变体,包括双曲表面码 , , ,超图积 ,平衡积码 ,基于有限群的两块码 , , , 和量子Tanner码 , 。后者已被证明 , 在提供恒定编码速率和线性距离(量化可纠正错误数量的参数)方面具有渐进的“良好”特性。相比之下,表面码具有渐进为零的编码速率和仅为平方根的距离。用高码率、高距离的LDPC码替换表面码可能具有重大的实际意义。首先,容错开销(物理量子比特和逻辑量子比特的比例)可以显著降低。其次,高距离码在逻辑错误率方面显示出非常急剧的下降:当物理错误概率跨越阈值时,即使物理错误率略有降低,码实现的错误抑制量也可能增加几个数量级。这一特性使得高距离LDPC码对于可能在近阈值区域运行的近期演示具有吸引力。然而,人们以前认为,要超越表面码在包括记忆、门以及状态制备和测量错误在内的实际噪声模型方面表现更好,可能需要非常大的LDPC码,包含超过10,000个物理量子比特 。 30 31 32 33 34 35 36 37 38 39 40 39 40 31 在这里,我们提出了几种具体的低密度奇偶校验(LDPC)码示例,这些码具有数百个物理量子比特,配备了低深度伴随测量电路、高效解码算法和用于寻址单个逻辑量子比特的容错协议。这些码显示出接近0.7%的错误阈值,在近阈值区域表现出色,并提供了与表面码相比10倍的编码开销降低。实现我们的纠错协议的硬件要求相对温和,因为每个物理量子比特仅通过双量子比特门与六个其他量子比特耦合。虽然量子比特连接图不能嵌入到2D网格中,但它可以分解为两个边不相交的平面子图。正如我们在下文中所讨论的,这种量子比特连接非常适合基于超导量子比特的架构。 我们的码是MacKay等人提出的 的双轮码的推广,并在参考文献 , , 中进行了更深入的研究。我们将我们的码命名为双变量双轮(BB)码,因为它们基于双变量多项式,详细信息请参见 。它们是Calderbank–Shor–Steane(CSS)类型的稳定器码 , ,可以通过一组由Pauli 和 组成的六量子比特检查(稳定器)算子来描述。总的来说,BB码类似于二维环面码 。特别是,BB码的物理量子比特可以放置在具有周期性边界条件的二维网格上,所有检查算子都可以通过对网格应用水平和垂直移位来获得。然而,与描述环面码的菱形和顶点稳定器不同,BB码的检查算子在几何上不是局部的。此外,每个检查作用在六个量子比特上,而不是四个量子比特上。我们将使用Tanner图 来描述该码,其中 的每个顶点代表一个数据量子比特或一个检查算子。当第 个检查算子非平凡地作用于第 个数据量子比特时(通过应用Pauli 或 ),检查顶点 和数据顶点 通过边连接。有关表面码和BB码的示例Tanner图,请参见图 。任何BB码的Tanner图的顶点度为6,图厚度 为2,这意味着它可以分解为两个边不相交的平面子图( )。厚度为2的量子比特连接非常适合由微波谐振器耦合的超导量子比特。例如,两层耦合器及其控制线可以连接到包含量子比特的芯片的顶部和底部,然后将两边对接。 41 35 36 42 方法 43 44 X Z 7 G G i j X Z i j 1a,b 29 方法 ,表面码的Tanner图,用于比较。 ,嵌入环面中的BB码[]的Tanner图。Tanner图的任何边都连接数据顶点和检查顶点。与寄存器 ( )和 ( )相关联的数据量子比特分别由蓝色和橙色圆圈表示。每个顶点有六条入射边,包括四条短程边(朝北、南、东、西)和两条长程边。为避免混乱,我们仅显示几条长程边。虚线和实线表示跨越Tanner图的两个平面子图,参见 。 ,根据参考文献 测量 和 的Tanner图扩展示意图,附加到表面码。对应于 测量的辅助量子比特可以通过量子隐形传态和一些逻辑酉变换连接到表面码,从而通过量子隐形传态和一些逻辑酉变换实现所有逻辑量子比特的加载-存储操作。该扩展Tanner图也通过 和 边( )在厚度为2的架构中实现。 a b q L q R 方法 c 50 A B 方法 具有[[ , , ]]参数的BB码将 个逻辑量子比特编码到 个数据量子比特中,提供码距离 ,这意味着任何逻辑错误至少跨越 个数据量子比特。我们将 个数据量子比特划分为大小为 /2的寄存器 ( )和 ( )。任何检查都作用于 ( )中的三个量子比特和 ( )中的三个量子比特。该码依赖于 个辅助检查量子比特来测量错误伴随。我们将 个检查量子比特划分为大小为 /2的寄存器 ( )和 ( ),分别收集 和 类型的伴随。总共,编码依赖于2 个物理量子比特。因此,净编码速率为 = /(2 )。例如,标准的表面码架构将 = 1个逻辑量子比特编码到距离为 的码的 = 个数据量子比特中,并使用 -1个检查量子比特进行伴随测量。净编码速率为 ≈ 1/(2 ),当被迫选择大码距离时(例如,由于物理错误接近阈值),这会迅速变得不切实际。相比之下,BB码具有编码速率 ≫ 1/ ,有关码示例,请参见表 。据我们所知,表 中所示的所有码都是新的。距离为12的码[]可能是近期演示中最有前途的,因为它结合了大的距离和高的净编码速率 = 1/24。相比之下,距离为11的表面码的净编码速率为 = 1/241。下面,我们表明距离为12的BB码在实验相关的错误率范围内优于距离为11的表面码。 n k d k n d d n n q L q R q L q R n n n q X q Z X Z n r k n k d n d 2 n r d 2 r d 2 1 1 r r 为防止错误累积,必须能够足够频繁地测量错误伴随。这通过一个伴随测量电路来实现,该电路通过一系列CNOT门将数据量子比特(位于每个检查算子的支撑上)与相应的辅助量子比特耦合。然后测量检查量子比特,从而显示错误伴随的值。实现伴随测量电路所需的时间与其深度成正比:即由不重叠CNOT组成的门层数。由于在执行伴随测量电路时会继续发生新的错误,因此应最小化其深度。BB码的完整伴随测量周期如图 所示。无论码长如何,伴随周期仅需要七层CNOT。检查量子比特在伴随周期的开始和结束时分别初始化和测量(有关详细信息,请参见 )。该电路尊重基础码的循环移位对称性。 2 方法 仅依赖于七层CNOT的完整伴随测量周期。我们提供了一个电路的局部视图,该视图仅包括来自 ( )和 ( )寄存器的每个数据量子比特。该电路在Tanner图的水平和垂直移位下是对称的。每个数据量子比特通过CNOT与三个 检查和三个 检查量子比特耦合:有关更多详细信息,请参见 。 q L q R X Z 方法 完整的纠错协议执行 ≫ 1次伴随测量周期,然后调用解码器:一个经典的算法,它以测量的伴随作为输入,并输出数据量子比特上最终错误的猜测。当猜测的错误与实际错误模乘积奇偶校验算子一致时,纠错成功。在这种情况下,两个错误对任何编码(逻辑)状态具有相同的效果。因此,应用猜测错误的逆可以使数据量子比特恢复到初始逻辑状态。否则,如果猜测错误与实际错误在非平凡逻辑算子上有差异,则纠错失败,导致逻辑错误。我们的数值实验基于Panteleev和Kalachev提出的 的有序统计解码器(BP-OSD)的信念传播。原始工作 在仅有记忆错误的玩具噪声模型背景下描述了BP-OSD。在这里,我们展示了如何将BP-OSD扩展到基于电路的噪声模型,有关详细信息,请参见 。我们的方法紧密遵循参考文献 , , , 。 N c 36 36 补充信息 45 46 47 48 一个有噪声的伴随测量电路可能包括多种故障操作,例如空闲数据或检查量子比特的记忆错误、故障CNOT门、量子比特初始化和测量。我们考虑了基于电路的噪声模型 ,其中每个操作以概率 独立失败。逻辑错误概率 取决于错误率 、伴随测量电路的细节以及解码算法。令 ( )为执行 个伴随周期后的逻辑错误概率。将逻辑错误率定义为。非正式地说, 可以被视为每个伴随周期的逻辑错误概率。按照惯例,我们为距离为 的码选择 = 。图 显示了表 中码的逻辑错误率。对于 ≥ 10 ,逻辑错误率通过数值计算得出,并使用拟合公式( )推断到较低的错误率。伪阈值 定义为使 ( ) = 成立的方程的解。其中 是 个未编码量子比特至少发生一个错误的概率的估计。BB码提供了接近0.7%的伪阈值,请参见表 ,这几乎与表面码 的错误阈值相同,并且超过了作者所知的其他所有高码率LDPC码的阈值。 10 p p L p P L N c N c p L d N c d 3 1 p -3 方法 p 0 p L p kp kp k 1 49 ,BB LDPC码的示例(小)的逻辑错误率与物理错误率的关系。 (菱形)的数值估计是通过模拟距离为 的码的 次伴随周期得到的。由于采样误差,大多数数据点的误差条约等于 /10。 ,BB LDPC码[]与具有12个逻辑量子比特和距离 ∈ {9, 11, 13, 15}的表面码之间的比较。距离为 的表面码具有12个逻辑量子比特,其长度为 = 12 ,因为每个逻辑量子比特被编码到表面码晶格的单独 × 块中。 a p L d d p L b d d n d 2 d d 例如,假设物理错误率为 = 10 ,这对于近期的演示来说是一个现实的目标。使用表 中的距离为12的码编码12个逻辑量子比特,将提供2 × 10 的逻辑错误率,足以在近100万个伴随周期内保存12个逻辑量子比特。此编码所需的物理量子比特总数为288。表 中的距离为18的码将需要576个物理量子比特,而将错误率从10 抑制到2 × 10 ,可实现近百亿次伴随周期。相比之下,将12个逻辑量子比特编码到表面码的单独块中需要超过3000个物理量子比特才能将错误率从10 抑制到10 (图 )。在此示例中,距离为12的BB码比表面码在物理量子比特数量上节省了10倍。 p -3 1 -7 1 -3 -12 -3 -7 3 为防止错误累积,必须能够足够频繁地测量错误伴随。幸运的是,BB LDPC码具有充当逻辑内存所需的特性。如图 所示,利用Cohen等人 的技术扩展Tanner图,可以实现涉及辅助表面码的容错测量操作。这些测量促进了实现加载-存储操作的容错量子隐形传态电路。有关详细信息,请参阅 。 1c 50 补充信息 我们的工作强调了使用超导量子比特实现新码的关键硬件挑战:(1)开发厚度为2的架构中的低损耗第二层;(2)开发可以与七个连接(六个总线和一个控制线)耦合的量子比特;(3)开发