```html Tác giả: Neereja Sundaresan Theodore J. Yoder Youngseok Kim Muyuan Li Edward H. Chen Grace Harper Ted Thorbeck Andrew W. Cross Antonio D. Córcoles Maika Takita Tóm tắt Sửa lỗi lượng tử mang đến một con đường đầy hứa hẹn để thực hiện các phép tính lượng tử có độ trung thực cao. Mặc dù các thực thi chịu lỗi hoàn toàn của thuật toán vẫn chưa được hiện thực hóa, những cải tiến gần đây về điện tử điều khiển và phần cứng lượng tử cho phép trình diễn ngày càng tiên tiến về các thao tác cần thiết cho việc sửa lỗi. Tại đây, chúng tôi thực hiện sửa lỗi lượng tử trên các qubit siêu dẫn được kết nối trong một mạng lưới hình lục giác nặng. Chúng tôi mã hóa một qubit logic có khoảng cách ba và thực hiện nhiều vòng đo dấu hiệu chịu lỗi cho phép sửa mọi lỗi đơn trong mạch. Sử dụng phản hồi thời gian thực, chúng tôi đặt lại các qubit dấu hiệu và cờ một cách có điều kiện sau mỗi chu kỳ trích xuất dấu hiệu. Chúng tôi báo cáo lỗi logic phụ thuộc vào bộ giải mã, với lỗi logic trung bình trên mỗi phép đo dấu hiệu theo cơ sở Z(X) là ~0,040 (~0,088) và ~0,037 (~0,087) cho bộ giải mã khớp và xác suất tối đa tương ứng, trên dữ liệu đã chọn lọc rò rỉ. Giới thiệu Trong thực tế, các kết quả của phép tính lượng tử có thể bị lỗi do nhiễu trong phần cứng. Để loại bỏ các lỗi phát sinh, các mã sửa lỗi lượng tử (QEC) có thể được sử dụng để mã hóa thông tin lượng tử thành các bậc tự do logic được bảo vệ, sau đó bằng cách sửa lỗi nhanh hơn tốc độ tích lũy của chúng, cho phép thực hiện các phép tính chịu lỗi (FT). Một thực thi hoàn chỉnh của QEC có khả năng sẽ yêu cầu: chuẩn bị các trạng thái logic; hiện thực hóa một tập hợp các cổng logic phổ quát, có thể yêu cầu chuẩn bị các trạng thái ma thuật; đo lường dấu hiệu lặp đi lặp lại; và giải mã các dấu hiệu để sửa lỗi. Nếu thành công, tỷ lệ lỗi logic kết quả sẽ nhỏ hơn tỷ lệ lỗi vật lý cơ bản và giảm dần khi khoảng cách mã tăng lên đến các giá trị không đáng kể. Việc lựa chọn mã QEC đòi hỏi phải xem xét phần cứng cơ bản và các đặc tính nhiễu của nó. Đối với mạng lưới hình lục giác nặng [1, 2] các qubit, các mã QEC phân hệ [3] rất hấp dẫn vì chúng phù hợp với các qubit có kết nối giảm. Các mã khác đã cho thấy tiềm năng do ngưỡng tương đối cao cho FT [4] hoặc số lượng lớn các cổng logic truyền ngang [5]. Mặc dù chi phí không gian và thời gian của chúng có thể là một rào cản đáng kể cho khả năng mở rộng, nhưng có những phương pháp khuyến khích để giảm thiểu các tài nguyên tốn kém nhất bằng cách khai thác một số dạng giảm thiểu lỗi [6]. Trong quá trình giải mã, việc sửa lỗi thành công phụ thuộc không chỉ vào hiệu suất của phần cứng lượng tử mà còn vào việc triển khai điện tử điều khiển được sử dụng để thu thập và xử lý thông tin cổ điển thu được từ các phép đo dấu hiệu. Trong trường hợp của chúng tôi, việc khởi tạo cả qubit dấu hiệu và cờ thông qua phản hồi thời gian thực giữa các chu kỳ đo có thể giúp giảm thiểu lỗi. Ở cấp độ giải mã, trong khi một số giao thức tồn tại để thực hiện QEC không đồng bộ trong một khuôn khổ FT [7, 8], tốc độ mà các dấu hiệu lỗi được nhận phải tương xứng với thời gian xử lý cổ điển của chúng để tránh một lượng dữ liệu dấu hiệu ngày càng tăng. Ngoài ra, một số giao thức, như sử dụng trạng thái ma thuật cho cổng T logic [9], yêu cầu áp dụng phản hồi thời gian thực. Do đó, tầm nhìn dài hạn của QEC không tập trung vào một mục tiêu cuối cùng duy nhất mà nên được xem là một chuỗi các nhiệm vụ có liên quan sâu sắc. Con đường thực nghiệm trong việc phát triển công nghệ này sẽ bao gồm việc chứng minh các nhiệm vụ này một cách cô lập trước và sau đó kết hợp chúng dần dần, luôn luôn trong khi liên tục cải thiện các chỉ số liên quan. Một số tiến bộ này được phản ánh trong nhiều tiến bộ gần đây về các hệ thống lượng tử trên các nền tảng vật lý khác nhau, đã chứng minh hoặc xấp xỉ nhiều khía cạnh của điều mong muốn cho điện toán lượng tử FT. Đặc biệt, việc chuẩn bị trạng thái logic FT đã được chứng minh trên các ion [10], spin hạt nhân trong kim cương [11] và qubit siêu dẫn [12]. Các chu kỳ trích xuất dấu hiệu lặp đi lặp lại đã được thể hiện trên qubit siêu dẫn trong các mã phát hiện lỗi nhỏ [13, 14], bao gồm cả sửa lỗi một phần [15] cũng như một tập hợp các cổng qubit đơn phổ quát (mặc dù không phải FT) [16]. Một minh chứng FT về một tập hợp cổng phổ quát trên hai qubit logic đã được báo cáo gần đây trên các ion [17]. Trong lĩnh vực sửa lỗi, đã có những thực hiện gần đây về mã bề mặt có khoảng cách 3 trên qubit siêu dẫn với giải mã [18] và chọn lọc [19], cũng như một triển khai FT về bộ nhớ lượng tử được bảo vệ động bằng cách sử dụng mã màu [20] và chuẩn bị trạng thái FT, vận hành và đo lường, bao gồm cả ổn định tử của nó, của một trạng thái logic trong mã Bacon-Shor trên các ion [20, 21]. Tại đây, chúng tôi kết hợp khả năng phản hồi thời gian thực trên hệ thống qubit siêu dẫn với một giao thức giải mã xác suất tối đa cho đến nay chưa được khám phá về mặt thực nghiệm để cải thiện khả năng sống sót của các trạng thái logic. Chúng tôi trình bày các công cụ này như một phần của hoạt động FT của mã phân hệ [22], mã hình lục giác nặng [1], trên bộ xử lý lượng tử siêu dẫn. Điều cần thiết để làm cho việc triển khai mã này chịu lỗi là các qubit cờ, khi được tìm thấy là khác không, sẽ cảnh báo bộ giải mã về các lỗi mạch. Bằng cách đặt lại có điều kiện các qubit cờ và dấu hiệu sau mỗi chu kỳ đo dấu hiệu, chúng tôi bảo vệ hệ thống của mình khỏi các lỗi phát sinh từ sự bất đối xứng nhiễu cố hữu của sự suy giảm năng lượng. Chúng tôi tiếp tục khai thác các chiến lược giải mã được mô tả gần đây [15] và mở rộng các ý tưởng giải mã để bao gồm các khái niệm xác suất tối đa [4, 23, 24]. Kết quả Mã hình lục giác nặng và các mạch đa vòng Mã hình lục giác nặng mà chúng tôi xem xét là mã gồm 9 qubit, mã hóa 1 qubit logic với khoảng cách 3 [1]. Các nhóm ổn định tử (xem Hình 1a) và ổn định tử Z và X được tạo ra bởi Các nhóm ổn định tử là tâm của các nhóm hiệu chỉnh tương ứng. Điều này có nghĩa là các ổn định tử, là tích của các toán tử hiệu chỉnh, có thể được suy ra từ các phép đo chỉ của các toán tử hiệu chỉnh. Các toán tử logic có thể được chọn là XL = X1X2X3 và ZL = Z1Z3Z7. Các toán tử hiệu chỉnh Z (xanh lam) và X (đỏ) (phương trình 1 và 2) được ánh xạ lên 23 qubit cần thiết với mã hình lục giác nặng khoảng cách 3. Các qubit mã (Q1–Q9) được hiển thị màu vàng, các qubit dấu hiệu (Q17, Q19, Q20, Q22) được sử dụng cho các ổn định tử Z màu xanh lam, và các qubit cờ và dấu hiệu được sử dụng trong các ổn định tử X màu trắng. Thứ tự và hướng mà các cổng CX được áp dụng trong mỗi phần con (0 đến 4) được biểu thị bằng các mũi tên được đánh số. Sơ đồ mạch của một vòng đo dấu hiệu, bao gồm cả các ổn định tử X và Z. Sơ đồ mạch minh họa khả năng song song hóa các hoạt động cổng: những cái nằm trong phạm vi được đặt bởi các rào cản lập lịch (các đường thẳng đứng màu xám). Vì thời lượng của mỗi cổng hai qubit khác nhau, việc lập lịch cổng cuối cùng được xác định bằng một lượt phiên dịch mạch theo kiểu “muộn nhất có thể” tiêu chuẩn; sau đó, việc giảm thiểu động được thêm vào các qubit dữ liệu khi có thời gian cho phép. Các hoạt động đo lường và đặt lại được cô lập với các hoạt động cổng khác bằng các rào cản để cho phép giảm thiểu động đồng nhất được thêm vào các qubit dữ liệu không hoạt động. Đồ thị giải mã cho ba vòng đo các ổn định tử (c) Z và (d) X với nhiễu cấp mạch cho phép sửa lỗi X và Z tương ứng. Các nút màu xanh lam và đỏ trong đồ thị tương ứng với các dấu hiệu khác biệt, trong khi các nút màu đen là ranh giới. Các cạnh mã hóa các cách khác nhau mà lỗi có thể xảy ra trong mạch như được mô tả trong văn bản. Các nút được dán nhãn bằng loại phép đo ổn định tử (Z hoặc X), cùng với chỉ số phụ của ổn định tử và ký hiệu mũ biểu thị vòng. Các cạnh màu đen, phát sinh từ lỗi Pauli Y trên các qubit mã (và do đó chỉ có kích thước 2), kết nối hai đồ thị trong (c) và (d), nhưng không được sử dụng trong bộ giải mã khớp. Các siêu cạnh có kích thước 4, không được sử dụng bởi phép khớp, nhưng được sử dụng trong bộ giải mã xác suất tối đa. Màu sắc chỉ để làm rõ. Dịch từng cái theo thời gian thêm một vòng cũng cho một siêu cạnh hợp lệ (với một số biến thể ở ranh giới thời gian). Không hiển thị bất kỳ siêu cạnh có kích thước 3 nào. a b e f Ở đây chúng tôi tập trung vào một mạch FT cụ thể, nhiều kỹ thuật của chúng tôi có thể được sử dụng rộng rãi hơn với các mã và mạch khác nhau. Hai mạch con, được hiển thị trong Hình 1b, được xây dựng để đo các toán tử hiệu chỉnh Z và X. Mạch đo hiệu chỉnh Z cũng thu thập thông tin hữu ích bằng cách đo các qubit cờ. Chúng tôi chuẩn bị các trạng thái mã ở trạng thái logic |+iL (|−iL) bằng cách đầu tiên chuẩn bị chín qubit ở trạng thái |+i và đo hiệu chỉnh X (hiệu chỉnh Z). Sau đó, chúng tôi thực hiện r vòng đo dấu hiệu, trong đó một vòng bao gồm phép đo hiệu chỉnh Z theo sau là phép đo hiệu chỉnh X (tương ứng, hiệu chỉnh X theo sau là phép đo hiệu chỉnh Z). Cuối cùng, chúng tôi đọc ra tất cả chín qubit mã theo cơ sở Z (X). Chúng tôi cũng thực hiện các thí nghiệm tương tự cho các trạng thái logic ban đầu |−iL và |−i, bằng cách chỉ cần khởi tạo chín qubit ở |−i và |+i. Thuật toán giải mã Trong bối cảnh điện toán lượng tử FT, bộ giải mã là một thuật toán nhận đầu vào là các phép đo dấu hiệu từ một mã sửa lỗi và xuất ra một hiệu chỉnh cho các qubit hoặc dữ liệu đo lường. Trong phần này, chúng tôi mô tả hai thuật toán giải mã: giải mã khớp hoàn hảo và giải mã xác suất tối đa. Siêu đồ thị giải mã [15] là một mô tả ngắn gọn về thông tin được thu thập bởi một mạch FT và cung cấp cho thuật toán giải mã. Nó bao gồm một tập hợp các đỉnh, hoặc các sự kiện nhạy cảm với lỗi, V, và một tập hợp các siêu cạnh E, mã hóa các mối tương quan giữa các sự kiện do lỗi trong mạch gây ra. Hình 1c-f mô tả các phần của siêu đồ thị giải mã cho thí nghiệm của chúng tôi. Việc xây dựng siêu đồ thị giải mã cho các mạch ổn định tử với nhiễu Pauli có thể được thực hiện bằng cách sử dụng các phép mô phỏng Gottesman-Knill tiêu chuẩn [25] hoặc các kỹ thuật theo dõi Pauli tương tự [26]. Đầu tiên, một sự kiện nhạy cảm với lỗi được tạo ra cho mỗi phép đo là xác định trong mạch không lỗi. Một phép đo xác định M là bất kỳ phép đo nào có kết quả m ∈ {0, 1} có thể được dự đoán bằng cách cộng modulo hai các kết quả đo từ một tập hợp các phép đo trước đó. Tức là, đối với một mạch không lỗi, , trong đó tập hợp có thể được tìm thấy bằng cách mô phỏng mạch. Đặt giá trị của sự kiện nhạy cảm với lỗi thành m − FM(mod2), giá trị này bằng không (còn gọi là tầm thường) khi không có lỗi. Do đó, việc quan sát một sự kiện nhạy cảm với lỗi không tầm thường (còn gọi là không tầm thường) ngụ ý rằng mạch đã chịu ít nhất một lỗi. Trong các mạch của chúng tôi, các sự kiện nhạy cảm với lỗi là các phép đo qubit cờ hoặc hiệu của các phép đo liên tiếp của cùng một ổn định tử (cũng đôi khi được gọi là dấu hiệu khác biệt). Tiếp theo, các siêu cạnh được thêm vào bằng cách xem xét các lỗi mạch. Mô hình của chúng tôi chứa xác suất lỗi pC cho mỗi thành phần mạch. Ở đây, chúng tôi phân biệt phép toán đồng nhất id trên các qubit trong thời gian khi các qubit khác đang trải qua các cổng unit, với phép toán đồng nhất idm trên các qubit khi các qubit khác đang trải qua phép đo và đặt lại. Chúng tôi đặt lại các qubit sau khi chúng được đo, trong khi chúng tôi khởi tạo các qubit chưa được sử dụng trong thí nghiệm. Cuối cùng, cx là cổng controlled-not, h là cổng Hadamard, và x, y, z là các cổng Pauli. (xem Phương pháp “IBM_Peekskill và chi tiết thực nghiệm” để biết thêm chi tiết). Các giá trị số cho pC được liệt kê trong Phương pháp “IBM_Peekskill và chi tiết thực nghiệm”. Mô hình lỗi của chúng tôi là nhiễu suy giảm mạch. Đối với lỗi khởi tạo và đặt lại, một Pauli X được áp dụng với xác suất tương ứng init và reset sau khi chuẩn bị trạng thái lý tưởng. Đối với lỗi đo lường, Pauli X được áp dụng với xác suất trước phép đo lý tưởng. Một cổng unit một qubit (cổng hai qubit) C gặp lỗi Pauli không đồng nhất với xác suất pC một trong ba (mười lăm) lỗi Pauli một qubit (hai qubit) sau cổng lý tưởng. Có một cơ hội bằng nhau cho bất kỳ lỗi Pauli nào trong ba (mười lăm) lỗi xảy ra. Khi một lỗi đơn xảy ra trong mạch, nó gây ra một số tập hợp con các sự kiện nhạy cảm với lỗi trở nên không tầm thường. Tập hợp các sự kiện nhạy cảm với lỗi này trở thành một siêu cạnh. Tập hợp tất cả các siêu cạnh là E. Hai lỗi khác nhau có thể dẫn đến cùng một siêu cạnh, do đó mỗi siêu cạnh có thể được xem là đại diện cho một tập hợp các lỗi, mỗi lỗi trong số đó tự nó gây ra các sự kiện trong siêu cạnh trở nên không tầm thường. Liên quan đến mỗi siêu cạnh là một xác suất, ở bậc đầu tiên, là tổng các xác suất lỗi trong tập hợp. Một lỗi cũng có thể dẫn đến một lỗi, khi được lan truyền đến cuối mạch, phản giao hoán với một hoặc nhiều toán tử logic của mã, đòi hỏi một hiệu chỉnh logic. Chúng tôi giả định vì tính tổng quát rằng mã có k qubit logic và một cơ sở gồm 2k toán tử logic, nhưng lưu ý k = 1 đối với mã hình lục giác nặng được sử dụng trong thí nghiệm. Chúng tôi có thể theo dõi các toán tử logic nào phản giao hoán với lỗi bằng một vector từ . Do đó, mỗi siêu cạnh h cũng được gán nhãn bằng một trong các vector này , được gọi là nhãn logic. Lưu ý rằng nếu mã có khoảng cách ít nhất ba, mỗi siêu cạnh có một nhãn logic duy nhất. Cuối cùng, chúng tôi lưu ý rằng thuật toán giải mã có thể chọn đơn giản hóa siêu đồ thị giải mã theo nhiều cách khác nhau. Một cách mà chúng tôi luôn sử dụng ở đây là quá trình loại bỏ cờ. Các phép đo cờ từ các qubit 16, 18, 21, 23 chỉ đơn giản bị bỏ qua mà không áp dụng hiệu chỉnh nào. Nếu cờ 11 khác 0 và 12 tầm thường, hãy áp dụng Z cho 2. Nếu 12 khác 0 và 11 tầm thường, hãy áp dụng Z cho qubit 6. Nếu cờ 13 khác 0 và 14 tầm thường, hãy áp dụng Z cho qubit 4. Nếu 14 khác 0 và 13 tầm thường, hãy áp dụng Z cho qubit 8. Xem tài liệu tham khảo [15] để biết chi tiết về lý do tại sao điều này là đủ cho khả năng chịu lỗi. Điều này có nghĩa là thay vì bao gồm trực tiếp các sự kiện nhạy cảm với lỗi từ các phép đo qubit cờ, chúng tôi tiền xử lý dữ liệu bằng cách sử dụng thông tin cờ để áp dụng các hiệu chỉnh Pauli Z ảo và điều chỉnh các sự kiện nhạy cảm với lỗi tiếp theo cho phù hợp. Các siêu cạnh cho siêu đồ thị đã loại bỏ cờ có thể được tìm thấy thông qua mô phỏng ổn định tử kết hợp các hiệu chỉnh Z. Đặt r chỉ số cho số vòng. Sau khi loại bỏ cờ, kích thước của tập hợp V cho các thí nghiệm cơ sở Z (tương ứng X) là |V| = 6r + 2 (tương ứng 6r + 4), do đo lường sáu ổn định tử mỗi vòng và có hai (tương ứng bốn) ổn định tử lỗi ban đầu sau chuẩn bị trạng thái. Kích thước của E cũng tương tự |E| = 60r - 13 (tương ứng 60r - 1) cho r > 0. Xem xét riêng các lỗi X và Z, bài toán tìm kiếm hiệu chỉnh lỗi trọng số tối thiểu cho mã bề mặt có thể được quy về việc tìm kiếm khớp hoàn hảo trọng số tối thiểu trong một đồ thị [4]. Các bộ giải mã khớp tiếp tục được nghiên cứu vì tính thực tế [27] và khả năng ứng dụng rộng rãi [28, 29]. Trong phần này, chúng tôi mô tả bộ giải mã khớp cho mã hình lục giác nặng khoảng cách 3 của chúng tôi. Các đồ thị giải mã, một cho lỗi X (Hình 1c) và một cho lỗi Z (Hình 1d), cho khớp hoàn hảo trọng số tối thiểu thực sự là các đồ thị con của siêu đồ thị giải mã trong phần trước. Hãy tập trung ở đây vào đồ thị để sửa lỗi X, vì đồ thị lỗi Z tương tự. Trong trường hợp này, từ siêu đồ thị giải mã, chúng tôi giữ các nút VZ tương ứng với (hiệu của các) phép đo ổn định tử liên tiếp Z và các cạnh (tức là siêu cạnh có kích thước hai) giữa chúng. Ngoài ra, một đỉnh biên b được tạo ra, và các cạnh kích thước một có dạng {v} với v ∈ VZ, được biểu thị bằng cách bao gồm các cạnh {v, b}. Tất cả các cạnh trong đồ thị lỗi X đều thừa hưởng xác suất và nhãn logic từ các siêu cạnh tương ứng của chúng (xem Bảng 1 cho dữ liệu cạnh lỗi X và Z cho thí nghiệm 2 vòng). Một thuật toán khớp hoàn hảo nhận một đồ thị có các cạnh được gán trọng số và một tập hợp các nút được đánh dấu có kích thước chẵn, và trả về một tập hợp các cạnh trong đồ thị nối tất cả các nút được đánh dấu theo cặp và có trọng số tổng cộng tối thiểu trong số tất cả các tập hợp cạnh như vậy. Trong trường hợp của chúng tôi, các nút được đánh dấu là các sự kiện nhạy cảm với lỗi không tầm thường (nếu có số lẻ, nút biên cũng được đánh dấu), và trọng số cạnh hoặc là được chọn tất cả bằng một (phương pháp đồng nhất) hoặc được đặt là , trong đó pe là xác suất cạnh (phương pháp phân tích). Lựa chọn sau có nghĩa là tổng trọng số của một tập hợp cạnh bằng log-likelihood của tập hợp đó, và khớp hoàn hảo trọng số tối thiểu cố gắng tối đa hóa khả năng này trên các cạnh trong đồ thị. Cho một khớp hoàn hảo trọng số tối thiểu, người ta có thể sử dụng các nhãn logic của các cạnh trong khớp để quyết định hiệu chỉnh trạng thái logic. Ngoài ra, đồ thị lỗi X (lỗi Z) cho bộ giải mã khớp là sao cho mỗi cạnh có thể được liên kết với một qubit mã (hoặc một lỗi đo lường), sao cho việc bao gồm một cạnh trong khớp ngụ ý một hiệu chỉnh X (Z) nên được áp dụng cho qubit tương ứng. Giải mã xác suất tối đa (MLD) là một phương pháp tối ưu, mặc dù không thể mở rộng, để giải mã các mã sửa lỗi lượng tử. Theo ý tưởng ban đầu, MLD được áp dụng cho các mô hình nhiễu hiện tượng nơi lỗi xảy ra ngay trước khi các dấu hiệu được đo [24, 30]. Điều này tất nhiên bỏ qua trường hợp thực tế hơn là lỗi có thể lan truyền qua mạch đo dấu hiệu. Gần đây hơn, MLD đã được mở rộng để bao gồm nhiễu mạch [23, 31]. Tại đây, chúng tôi mô tả cách MLD sửa nhiễu mạch bằng siêu đồ thị giải mã. MLD suy ra hiệu chỉnh logic có khả năng xảy ra nhất dựa trên quan sát các sự kiện nhạy cảm với lỗi. Điều này được thực hiện bằng cách tính toán phân phối xác suất Pr[β, γ], trong đó đại diện cho các sự kiện nhạy cảm với lỗi và đại diện cho một hiệu chỉnh logic. Chúng ta có thể tính Pr[β, γ] bằng cách bao gồm mọi siêu cạnh từ siêu đồ thị giải mã, Hình 1c-f, bắt đầu từ phân phối không lỗi, tức là Pr[0∣V∣, 02k] = 1. Nếu siêu cạnh h có xác suất ph xảy ra, độc lập với bất kỳ siêu cạnh nào khác, chúng tôi bao gồm h bằng cách thực hiện cập nhật trong đó là một biểu diễn vector nhị phân của siêu cạnh. Cập nhật này nên được áp dụng một lần cho mỗi siêu cạnh trong E. Sau khi Pr[β, γ] được tính toán, chúng tôi có thể sử dụng nó để suy ra hiệu chỉnh logic tốt nhất. Nếu được quan sát trong một lần chạy thí nghiệm, cho biết phép đo các toán tử logic nên được hiệu chỉnh như thế nào. Để biết thêm chi tiết về các triển khai MLD cụ thể, hãy tham khảo Phương pháp “Triển khai xác suất tối đa”. Thực hiện thực nghiệm Đối với minh chứng này, chúng tôi sử dụng ibm_peekskill v2.0.0, một bộ xử lý IBM Quantum Falcon 27 qubit [32] có bản đồ ghép nối cho phép mã hình lục giác nặng khoảng cách 3, xem Hình 1a. Tổng thời gian cho việc đo qubit và đặt lại có điều kiện thời gian thực tiếp theo, cho mỗi vòng, mất 768ns và giống nhau cho tất cả các qubit. Tất cả các phép đo dấu hiệu và đặt lại xảy ra đồng thời để cải thiện hiệu suất. Một chuỗi giảm thiểu động Xπ-Xπ đơn giản được thêm vào tất cả các qubit mã trong các khoảng thời gian không hoạt động tương ứng của chúng. Rò rỉ qubit là một lý do quan trọng khiến mô hình lỗi suy giảm Pauli mà thiết kế bộ giải mã giả định có thể không chính xác. Trong một số trường hợp, chúng tôi có thể phát hiện xem một qubit có bị rò rỉ ra khỏi không gian tính toán tại thời điểm nó được đo hay không (xem Phương pháp “Phương pháp chọn lọc” để biết thêm thông tin về phương pháp chọn lọc và các hạn chế). Sử dụng điều này, chúng tôi có thể chọn lọc trên các lần chạy thí nghiệm khi không phát hiện thấy rò rỉ, tương tự như [18]. Trong Hình 2a, chúng tôi khởi tạo trạng thái logic |+iL và áp dụng r vòng đo dấu hiệu, trong đó một vòng bao gồm cả các ổn định tử X và Z (tổng thời gian khoảng 5,3μs mỗi vòng, Hình 1b). Sử dụng giải mã khớp hoàn hảo phân tích trên tập dữ liệu đầy đủ (500.000 lượt chụp cho mỗi lần chạy), chúng tôi trích xuất các lỗi logic trong Hình 2a, các hình tam giác màu đỏ (xanh lam). Chi tiết về các tham số tối ưu hóa được sử dụng trong giải mã khớp hoàn hảo phân tích có thể được tìm thấy trong Phương pháp “IBM_Peekskill và chi tiết thực nghiệm”. Bằng cách khớp các đường cong suy giảm đầy đủ (phương trình 14) lên đến 10 vòng, chúng tôi trích xuất lỗi logic trên mỗi vòng mà không cần chọn lọc trong Hình 2b là 0,059(2) (0,058(3)) cho |+iL (|−iL) và 0,113(5) (0,107(4)) cho |+iL (|−iL). Lỗi logic so với số vòng đo dấu hiệu r, trong đó một vòng bao gồm cả phép đo ổn định tử Z và X. Các hình tam giác hướng phải màu xanh lam (hình tam giác màu đỏ) đánh dấu các lỗi logic thu được từ việc sử dụng giải mã phân tích khớp trên dữ liệu thực nghiệm thô cho các trạng thái |+iL (|−iL). Các hình vuông màu xanh lam nhạt (hình tròn màu đỏ nhạt) đánh dấu các lỗi cho |+iL (|−iL) với cùng phương pháp giải mã nhưng sử dụng dữ liệu thực nghiệm đã chọn lọc rò rỉ. Các thanh lỗi biểu thị sai số lấy mẫu của mỗi lần chạy (500.000 lượt chụp cho dữ liệu thô, số lượt chụp thay đổi cho dữ liệu đã chọn lọc). Các đường đứt nét khớp với lỗi được trình bày trong (b). Áp dụng cùng phương pháp giải mã trên dữ liệu đã chọn lọc rò rỉ, cho thấy sự giảm đáng kể lỗi tổng thể cho tất cả bốn trạng thái logic. Xem Phương pháp “Phương pháp chọn lọc” để biết chi tiết về chọn lọc. Tỷ lệ từ chối khớp cho mỗi vòng đối với ,, , và là 4,91%, 4,64%, 4,37% và 4,89% tương ứng. Các thanh lỗi biểu thị một độ lệch chuẩn trên tỷ lệ khớp. , Sử dụng dữ liệu đã chọn lọc, chúng tôi so sánh lỗi logic thu được với bốn bộ giải mã: khớp đồng nhất (hồng), khớp phân tích (xanh lục), khớp phân tích với thông tin mềm (xám) và xác suất tối đa (xanh lam). (Xem Hình 6 cho và ). Các tỷ lệ khớp đứt nét được trình bày trong (e), (f). Các thanh lỗi biểu thị sai số lấy mẫu. , So sánh tỷ lệ lỗi khớp trên mỗi vòng cho tất cả bốn trạng thái logic bằng các bộ giải mã khớp đồng nhất (hồng), khớp phân tích (xanh lục), khớp phân tích với thông tin mềm (xám) và xác suất tối đa (xanh lam) trên dữ liệu đã chọn lọc rò rỉ. Các thanh lỗi biểu thị một độ lệch chuẩn trên tỷ lệ khớp. a b c d e f Áp dụng cùng phương pháp giải mã trên dữ liệu đã chọn lọc rò rỉ làm giảm lỗi logic trong Hình 2a, và dẫn đến các tỷ lệ lỗi khớp là 0,041(1) (0,044(4)) cho |+iL (|−iL) và 0,088(3) (0,085(3)) cho |+iL (|−iL) như thể hiện trong Hình 2b. Tỷ lệ từ chối trên mỗi vòng từ việc chọn lọc rò rỉ cho , , , và là 4,91%, 4,64%, 4,37% và 4,89% tương ứng. Xem Phương pháp “Phương pháp chọn lọc” để biết chi tiết. Trong Hình 2c-f, chúng tôi so sánh lỗi logic cho mỗi vòng và lỗi logic trích xuất trên mỗi vòng thu được từ các tập dữ liệu đã chọn lọc bằng ba bộ giải mã đã được mô tả trước đó trong Phần “Thuật toán giải mã”. Chúng tôi cũng bao gồm một phiên bản của bộ giải mã phân tích khai thác thông tin mềm [33], được mô tả trong Phương pháp “Giải mã thông tin mềm”. Chúng tôi quan sát (xem Hình 2e, f) sự cải thiện nhất quán trong việc giải mã khi di chuyển từ khớp đồng nhất (hồng) sang khớp phân tích (xanh lục), sang khớp phân tích với thông tin mềm, sang xác suất tối đa (xám), mặc dù điều này ít đáng kể hơn đối với các trạng thái logic cơ sở X. Một so sánh định lượng giữa ba bộ giải mã cho tất cả bốn trạng thái logic ở r = 2 vòng được cung cấp trong Phương pháp “Lỗi logic ở r = 2 vòng”. Có ít nhất ba lý do khiến các trạng thái cơ sở X hoạt động kém hơn cơ sở Z. Lý do đầu tiên là sự bất đối xứng tự nhiên trong các mạch. Độ sâu lớn hơn cần thiết để đo các ổn định tử Z dẫn đến nhiều thời gian hơn mà các lỗi Z trên các qubit dữ liệu có thể tích lũy mà không bị phát hiện. Điều này được hỗ trợ bởi các mô phỏng, như trong [1], sử dụng một bộ giải mã khác, và ở đây trong Phương pháp “Chi tiết mô phỏng”, cho thấy hiệu suất kém hơn của cơ sở X đối với mã d = 3 này. Thứ hai, các lựa chọn được đưa ra trong giải mã, đặc biệt là bước loại bỏ cờ, có thể làm trầm trọng thêm sự bất đối xứng bằng cách chuyển đổi hiệu quả lỗi đo lường và đặt lại thành lỗi Z trên các qubit dữ liệu. Điều này dẫn đến tỷ lệ lỗi Z hiệu quả cao không thể cải thiện nhiều, ngay cả bằng giải mã xác suất tối đa. Ngược lại, nếu chúng tôi chỉ loại bỏ cờ cho vòng đo đầu tiên, lỗi logic của bộ giải mã xác suất tối đa ở vòng r = 2, thí nghiệm giảm khoảng 2,8% xuống còn 18,02(7)%. Việc giải mã có cờ như vậy trở nên tốn thời gian đối với số vòng lớn hơn vì việc thêm các nút cờ vào siêu đồ thị giải mã làm tăng đáng kể kích thước của nó. Cuối cùng, các bộ giải mã chỉ tốt bằng mô hình nhiễu thực nghiệm của chúng tôi. Các nguồn nhiễu không suy giảm như lỗi ZZ khán giả, mà chúng tôi biết là tồn tại, không được mô hình hóa bởi bất kỳ bộ giải mã nào của chúng tôi và sẽ ảnh hưởng tiêu cực hơn đến các trạng thái cơ sở X. Việc ước tính chính xác hơn và bao gồm nhiễu thực nghiệm như vậy và các tác động của nó đối với khả năng chịu lỗi là một chủ đề quan trọng cho nghiên cứu tiếp theo. Thảo luận Các kết quả được trình bày trong công trình này nêu bật tầm quan trọng của sự tiến bộ chung của phần cứng lượng tử, cả về kích thước và chất lượng, và xử lý thông tin cổ điển, cả đồng thời với việc thực thi mạch và không đồng bộ với nó, như được mô tả với các bộ giải mã được nghiên cứu. Các thí nghiệm của chúng tôi kết hợp các phép đo giữa mạch và các hoạt động có điều kiện như một phần của giao thức QEC. Các khả năng kỹ thuật này đóng vai trò là các yếu tố nền tảng để tăng cường hơn nữa vai trò của các mạch động trong QEC, ví dụ như hướng tới sửa lỗi thời gian thực và các hoạt động phản hồi khác sẽ rất quan trọng đối với các phép tính FT quy mô lớn. Chúng tôi cũng chỉ ra cách các nền tảng thực nghiệm cho QEC có kích thước và khả năng này có thể thúc đẩy các ý tưởng mới hướng tới các bộ giải mã mạnh mẽ hơn. So sánh của chúng tôi giữa bộ giải mã khớp hoàn hảo và bộ giải mã xác suất tối đa đặt ra một điểm khởi đầu đầy hứa hẹn đối với sự hiểu biết về sự đánh đổi giữa khả năng mở rộng của bộ giải mã và hiệu suất khi có nhiễu thực nghiệm. Mô hình hóa nhiễu tốt hơn và các kỹ thuật tiền giải mã lỗi [34, 35] có thể cải thiện hiệu suất và thời gian chạy của các bộ giải mã này. Tất cả các thành phần chính này sẽ đóng vai trò quan trọng trong các mã có khoảng cách lớn hơn, nơi chất lượng của các hoạt động thời gian thực (đặt lại qubit có điều kiện và loại bỏ rò rỉ, giao thức dịch chuyển cho cổng logic và giải mã), cùng với mức độ nhiễu của thiết bị, sẽ xác định hiệu suất của mã, có khả năng cho phép chứng minh việc triệt tiêu lỗi logic với khoảng cách mã tăng lên. Phương pháp
