```html مصنفین: المودینا کیریرا وازکز کیرولین ٹورنو ڈیگو ریسٹ سٹیفن وورنر مائکا تاکیدا ڈینیل جے ایگر خلاصہ کوانٹم کمپیوٹر کوانٹم میکینکس کے قوانین کے ساتھ معلومات پر عملدرآمد کرتے ہیں۔ موجودہ کوانٹم ہارڈ ویئر شور والا ہے، معلومات کو قلیل مدت کے لیے محفوظ کر سکتا ہے اور چند کوانٹم بٹ تک محدود ہے، یعنی کیوبٹس، جو عام طور پر ایک ہی کوانٹم پروسیسنگ یونٹ (QPU) پر دستیاب سے زیادہ کیوبٹس پر پلینر کنیکٹیویٹی میں ترتیب دیے جاتے ہیں۔ تاہم، کوانٹم کمپیوٹنگ کی بہت سی ایپلی کیشنز کے لیے ہارڈ ویئر کے ذریعے پیش کردہ پلینر لیٹیس سے زیادہ کنیکٹیویٹی کی ضرورت ہوتی ہے۔ کمیونٹی نے کلاسیکی مواصلات کا استعمال کرتے ہوئے QPUs کو جوڑ کر ان حدود کو حل کرنے کی امید کی ہے، جس کا تجرباتی طور پر ابھی تک ثبوت نہیں ملا ہے۔ یہاں ہم تجرباتی طور پر ایرر سے بچاؤ کے لیے ڈائنامک سرکٹس اور سرکٹ کٹنگ کا ادراک کرتے ہیں تاکہ ایسے کوانٹم اسٹیٹس بنائے جا سکیں جنہیں 142 کیوبٹس تک کے دو QPUs کے ذریعے پھیلائے جانے والے پیریوڈک کنیکٹیویٹی کی ضرورت ہوتی ہے، جن میں سے ہر ایک 127 کیوبٹس کے ساتھ ایک کلاسیکی لنک کے ذریعے حقیقی وقت میں جڑا ہوتا ہے۔ ڈائنامک سرکٹ میں، کوانٹم گیٹس کو سرکٹ کے وسط میں ہونے والی پیمائش کے نتائج کے ذریعے کلاسیکی طور پر کنٹرول کیا جا سکتا ہے، یعنی کیوبٹس کے کوہیرنس ٹائم کے ایک حصے کے اندر۔ ہمارا ریئل ٹائم کلاسیکی لنک ہمیں دوسرے QPU پر پیمائش کے نتیجے کے لحاظ سے ایک QPU پر کوانٹم گیٹ کا اطلاق کرنے کے قابل بناتا ہے۔ مزید برآں، ایرر سے بچاؤ کا کنٹرول فلو کیوبٹ کنیکٹیویٹی اور ہارڈ ویئر کے انسٹرکشن سیٹ کو بڑھاتا ہے، اس طرح ہمارے کوانٹم کمپیوٹرز کی ورسٹیلیٹی میں اضافہ ہوتا ہے۔ ہمارا کام یہ ظاہر کرتا ہے کہ ہم ریئل ٹائم کلاسیکی لنک کے ذریعے فعال کردہ ایرر سے بچاؤ کے ڈائنامک سرکٹس کے ذریعے کئی کوانٹم پروسیسرز کو ایک کے طور پر استعمال کر سکتے ہیں۔ بنیادی کوانٹم کمپیوٹرز یونٹری آپریشنز کے ساتھ کوانٹم بٹس میں انکوڈ شدہ معلومات پر عملدرآمد کرتے ہیں۔ تاہم، کوانٹم کمپیوٹرز شور والے ہوتے ہیں اور زیادہ تر بڑے پیمانے پر آرکیٹیکچر فزیکل کیوبٹس کو پلینر لیٹیس میں ترتیب دیتے ہیں۔ اس کے باوجود، ایرر مٹیگیشن کے ساتھ موجودہ پروسیسرز پہلے سے ہی 127 کیوبٹس کے ساتھ ہارڈویئر-نیٹوز آئزنگ ماڈلز کی نقل کر سکتے ہیں اور ایسے پیمانے پر آبزرویبلز کی پیمائش کر سکتے ہیں جہاں کلاسیکی کمپیوٹرز کے ساتھ بروٹ فورس اپروچز جدوجہد کرنا شروع کر دیتے ہیں۔ کوانٹم کمپیوٹرز کی افادیت مزید پیمانے اور ان کی محدود کیوبٹ کنیکٹیویٹی پر قابو پانے پر منحصر ہے۔ موجودہ شور والے کوانٹم پروسیسرز کو اسکیل کرنے اور فالٹ ٹالرنس کے لیے درکار فزیکل کیوبٹس کی بڑی تعداد حاصل کرنے کے لیے ماڈیولر اپروچ اہم ہے۔ پھنسے ہوئے آئن اور غیر جانبدار ایٹم آرکیٹیکچر کیوبٹس کو فزیکلی منتقل کر کے ماڈیولرٹی حاصل کر سکتے ہیں۔ قریبی مدت میں، سپر کنڈکٹنگ کیوبٹس میں ماڈیولرٹی چھوٹی رینج کے انٹر کنیکٹس کے ذریعے حاصل کی جاتی ہے جو ساتھ والے چپس کو جوڑتے ہیں۔ درمیانی مدت میں، مائیکرو ویو ریجیم میں کام کرنے والے لانگ رینج گیٹس کو طویل روایتی کیبلز کے ذریعے انجام دیا جا سکتا ہے۔ اس سے موثر ایرر کریکشن کے لیے موزوں نان پلینر کیوبٹ کنیکٹیویٹی کو قابل بنایا جائے گا۔ ایک طویل مدتی متبادل مائیکرو ویو سے آپٹیکل ٹرانسڈکشن کا استعمال کرتے ہوئے آپٹیکل لنک کے ساتھ ریموٹ QPUs کو انٹینگگل کرنا ہے، جس کا ہماری معلومات کے مطابق ابھی تک مظاہرہ نہیں کیا گیا ہے۔ مزید برآں، ڈائنامک سرکٹس کیوبٹس کے کوہیرنس ٹائم کے اندر سرکٹ کے وسط میں پیمائش (MCMs) انجام دے کر اور کلاسیکی طور پر گیٹ کو کنٹرول کر کے کوانٹم کمپیوٹر کے آپریشنز کے سیٹ کو وسیع کرتے ہیں۔ وہ الگورتھمک کوالٹی اور کیوبٹ کنیکٹیویٹی کو بہتر بناتے ہیں۔ جیسا کہ ہم دکھائیں گے، ڈائنامک سرکٹس کلاسیکی لنک کے ذریعے حقیقی وقت میں QPUs کو جوڑ کر ماڈیولرٹی کو بھی قابل بناتے ہیں۔ ہم ایک ماڈیولر آرکیٹیکچر میں لانگ رینج تعاملات کو لاگو کرنے کے لیے ورچوئل گیٹس پر مبنی ایک تکمیلی اپروچ اختیار کرتے ہیں۔ ہم کسی بھی مقام پر کیوبٹس کو جوڑتے ہیں اور کوانٹائ-پرببلٹی ڈیکمپوزیشن (QPD) کے ذریعے انٹینگلمنٹ کے اعدادوشمار بناتے ہیں۔ ہم لوکل آپریشنز (LO) اونلی اسکیم کا موازنہ کلاسیکل کمیونیکیشن (LOCC) سے بڑھایا گیا اسکیم سے کرتے ہیں۔ LO اسکیم، جس کا مظاہرہ دو کیوبٹ سیٹنگ میں کیا گیا ہے، صرف لوکل آپریشنز کے ساتھ متعدد کوانٹم سرکٹس کو چلانے کی ضرورت ہے۔ اس کے برعکس، LOCC کو لاگو کرنے کے لیے، ہم دو کیوبٹ گیٹس بنانے کے لیے ٹیلی پورٹیشن سرکٹ میں ورچوئل بیل جوڑے استعمال کرتے ہیں۔ سپارس اور پلینر کنیکٹیویٹی والے کوانٹم ہارڈ ویئر پر، کسی بھی کیوبٹس کے درمیان بیل جوڑا بنانے کے لیے لانگ رینج کنٹرولڈ-Not (CNOT) گیٹ کی ضرورت ہوتی ہے۔ ان گیٹس سے بچنے کے لیے، ہم لوکل آپریشنز کے اوپر ایک QPD استعمال کرتے ہیں جس کے نتیجے میں کٹ بیل جوڑے بنتے ہیں جنہیں ٹیلی پورٹیشن استعمال کرتا ہے۔ LO کو کلاسیکی لنک کی ضرورت نہیں ہوتی ہے اور اس طرح LOCC سے لاگو کرنا آسان ہوتا ہے۔ تاہم، چونکہ LOCC کو صرف ایک پیرامیٹرائزڈ ٹیمپلیٹ سرکٹ کی ضرورت ہوتی ہے، اس لیے اسے LO سے کمپائل کرنا زیادہ موثر ہوتا ہے اور اس کے QPD کی لاگت LO اسکیم کی لاگت سے کم ہوتی ہے۔ ہمارا کام چار اہم شراکتیں پیش کرتا ہے۔ سب سے پہلے، ہم ref. میں ورچوئل گیٹس کو لاگو کرنے کے لیے متعدد کٹ بیل جوڑوں کی تخلیق کے لیے کوانٹم سرکٹس اور QPD پیش کرتے ہیں۔ دوسرا، ہم ڈائنامیکل ڈی کوپلنگ اور زیرو-نویز ایکسٹراپولیشن کے امتزاج کے ساتھ ڈائنامک سرکٹس میں کلاسیکی کنٹرول ہارڈ ویئر کی تاخیر سے پیدا ہونے والی خرابیوں کو دباتے اور کم کرتے ہیں۔ تیسرا، ہم 103-نوڈ گراف اسٹیٹ پر پیریوڈک باؤنڈری کنڈیشنز کو انجینئر کرنے کے لیے ان طریقوں کا فائدہ اٹھاتے ہیں۔ چوتھا، ہم دو الگ الگ QPUs کے درمیان ایک ریئل ٹائم کلاسیکی کنکشن کا مظاہرہ کرتے ہیں، جس سے یہ ظاہر ہوتا ہے کہ تقسیم شدہ QPUs کا ایک نظام کلاسیکی لنک کے ذریعے ایک کے طور پر چلایا جا سکتا ہے۔ ڈائنامک سرکٹس کے ساتھ مل کر، یہ ہمیں دونوں چپس کو ایک واحد کوانٹم کمپیوٹر کے طور پر چلانے کے قابل بناتا ہے، جسے ہم 142 کیوبٹس پر پھیلے ہوئے پیریوڈک گراف اسٹیٹ کو انجینئر کر کے واضح کرتے ہیں۔ ہم لانگ رینج گیٹس کی تخلیق کے لیے ایک راستہ بیان کرتے ہیں اور اپنا نتیجہ پیش کرتے ہیں۔ سرکٹ کٹنگ ہم بڑے کوانٹم سرکٹس چلاتے ہیں جو کیوبٹ کی تعداد یا کنیکٹیویٹی کی حدود کی وجہ سے براہ راست ہمارے ہارڈ ویئر پر قابل عمل نہیں ہو سکتے ہیں۔ سرکٹ کٹنگ ایک پیچیدہ سرکٹ کو سب سرکٹس میں تقسیم کرتی ہے جسے انفرادی طور پر چلایا جا سکتا ہے۔ تاہم، ہمیں سرکٹس کی ایک بڑھی ہوئی تعداد چلانی ہوگی، جسے ہم سیمپلنگ اوور ہیڈ کہتے ہیں۔ ان سب سرکٹس کے نتائج پھر اصل سرکٹ کے نتیجے کے طور پر کلاسیکی طور پر جوڑے جاتے ہیں۔ چونکہ ہمارے کام کی اہم شراکتوں میں سے ایک LOCC کے ساتھ ورچوئل گیٹس کو لاگو کرنا ہے، ہم دکھاتے ہیں کہ مطلوبہ کٹ بیل جوڑے لوکل آپریشنز سے کیسے بنائے جاتے ہیں۔ یہاں، متعدد کٹ بیل جوڑے پیرامیٹرائزڈ کوانٹم سرکٹس کے ذریعے انجینئر کیے جاتے ہیں، جسے ہم کٹ بیل جوڑا فیکٹری کہتے ہیں۔ ایک ہی وقت میں متعدد جوڑے کاٹنا کم سیمپلنگ اوور ہیڈ کی ضرورت ہے۔ چونکہ کٹ بیل جوڑا فیکٹری دو الگ کوانٹم سرکٹس بناتی ہے، ہم ہر سب سرکٹ کو ان کیوبٹس کے قریب رکھتے ہیں جن کے پاس لانگ رینج گیٹس ہوتے ہیں۔ نتیجے میں آنے والا وسائل پھر ٹیلی پورٹیشن سرکٹ میں استعمال ہوتا ہے۔ مثال کے طور پر، Fig. 1b میں، کٹ بیل جوڑے کیوبٹ جوڑوں (0, 1) اور (2, 3) پر CNOT گیٹس بنانے کے لیے استعمال کیے جاتے ہیں۔ , IBM Quantum System Two آرکیٹیکچر کی تصویر۔ یہاں، دو 127 کیوبٹ ایگل QPUs ایک ریئل ٹائم کلاسیکی لنک سے جڑے ہوئے ہیں۔ ہر QPU کو اس کے ریک میں اس کے الیکٹرانکس کے ذریعے کنٹرول کیا جاتا ہے۔ ہم دونوں ریک کو سختی سے سنکرونائز کرتے ہیں تاکہ دونوں QPUs کو ایک کے طور پر چلایا جا سکے۔ ، ٹیلی پورٹیشن سرکٹ میں کٹ بیل جوڑوں کو استعمال کر کے LOCC کے ذریعے کیوبٹ جوڑوں (q0, q1) اور (q2, q3) پر ورچوئل CNOT گیٹس کو لاگو کرنے کے لیے ٹیمپلیٹ کوانٹم سرکٹ۔ پرپل ڈبل لائنیں ریئل ٹائم کلاسیکی لنک کو ظاہر کرتی ہیں۔ ، کٹ بیل جوڑا فیکٹریز C2(θi) دو بیک وقت کٹ بیل جوڑوں کے لیے۔ QPD میں کل 27 مختلف پیرامیٹر سیٹ θi ہیں۔ یہاں، a b c پیریوڈک باؤنڈری کنڈیشنز ہم ibm_kyiv، ایک ایگل پروسیسر پر پیریوڈک باؤنڈری کنڈیشنز کے ساتھ ایک گراف اسٹیٹ |G⟩ بناتے ہیں، جو اس کی فزیکل کنیکٹیویٹی کی طرف سے عائد کردہ حدود سے آگے جاتا ہے۔ یہاں، G میں |V| = 103 نوڈ ہیں اور چار لانگ رینج ایجز Elr = {(1, 95), (2, 98), (6, 102), (7, 97)} ایگل پروسیسر کے اوپری اور نچلے کیوبٹس کے درمیان درکار ہیں (Fig. 2a)۔ ہم نوڈ سٹیبلائزرز Si کو ہر نوڈ i ∈ V پر اور ایج کے ساتھ بننے والے ایج سٹیبلائزرز SiSj کی پیمائش کرتے ہیں۔ ان سٹیبلائزرز سے، ہم ایک انٹینگلمنٹ وٹنس بناتے ہیں، جو ایج (i, j) ∈ E پر بائی پارٹائٹ انٹینگلمنٹ موجود ہونے کی صورت میں منفی ہوتا ہے۔ ہم بائی پارٹائٹ انٹینگلمنٹ پر توجہ مرکوز کرتے ہیں کیونکہ یہ وہ وسیلہ ہے جسے ہم ورچوئل گیٹس کے ساتھ دوبارہ بنانا چاہتے ہیں۔ دو سے زیادہ پارٹیوں کے درمیان انٹینگلمنٹ کی گواہوں کی پیمائش صرف نان ورچوئل گیٹس اور پیمائشوں کے معیار کو ماپے گی، جس سے ورچوئل گیٹس کا اثر کم واضح ہوگا۔ ، ہیوی-ہیگزاگونل گراف کو ایجز (1, 95)، (2, 98)، (6, 102) اور (7, 97) سے فولڈ کیا گیا ہے جو نیلے رنگ میں نمایاں ہیں۔ ہم ان ایجز کو کاٹتے ہیں۔ ، نوڈ سٹیبلائزرز Sj (اوپر) اور وٹنسز (نیچے)، لانگ رینج ایجز کے قریب نوڈز اور ایجز کے لیے 1 معیاری انحراف کے ساتھ۔ عمودی لکیریں کٹ ایجز سے ان کے فاصلے کے لحاظ سے سٹیبلائزرز اور وٹنسز کو گروپ کرتی ہیں۔ ، سٹیبلائزر ایررز کا کمولیٹو ڈسٹری بیوشن فنکشن۔ ستارے نوڈ سٹیبلائزرز Sj کی نشاندہی کرتے ہیں جن میں ایک ایج لانگ رینج گیٹ کے ذریعے لاگو کیا گیا ہے۔ ڈراپڈ ایج بینچ مارک میں (ڈیشڈ ریڈ لائن)، لانگ رینج گیٹس لاگو نہیں کیے جاتے ہیں اور ستارہ سے اشارہ کردہ سٹیبلائزرز میں اس طرح یونٹ ایرر ہوتا ہے۔ گرے علاقہ نوڈ سٹیبلائزرز سے متاثرہ پروببلٹی ماس ہے جو کٹس سے متاثر ہوتا ہے۔ – ، دو جہتی لے آؤٹ میں، سبز نوڈز 95، 98، 102 اور 97 کو کٹ ایجز دکھانے کے لیے ڈپلیکیٹ کرتے ہیں۔ e میں نیلے رنگ کے نوڈز کٹ بیل جوڑے بنانے کے لیے کیوبٹ وسائل ہیں۔ نوڈ i کا رنگ ماپا ہوا سٹیبلائزر |Si − 1| کا ایبسولیوٹ ایرر ہے، جیسا کہ کلر بار سے اشارہ کیا گیا ہے۔ ایک ایج سیاہ ہے اگر انٹینگلمنٹ کے اعدادوشمار 99% اعتماد کی سطح پر پائے جاتے ہیں اور اگر نہیں تو وایلیٹ۔ d میں، لانگ رینج گیٹس SWAP گیٹس کے ساتھ لاگو کیے جاتے ہیں۔ e میں، وہی گیٹس LOCC کے ساتھ لاگو کیے جاتے ہیں۔ f میں، وہ بالکل لاگو نہیں ہوتے ہیں۔ a b c d f ہم تین مختلف طریقوں کا استعمال کرتے ہوئے |G⟩ تیار کرتے ہیں۔ ہارڈ ویئر-نیٹوز ایجز ہمیشہ CNOT گیٹس کے ساتھ لاگو کیے جاتے ہیں لیکن پیریوڈک باؤنڈری کنڈیشنز کو (1) SWAP گیٹس، (2) LOCC اور (3) LO کے ساتھ پورے لیٹیس میں کیوبٹس کو جوڑنے کے لیے لاگو کیا جاتا ہے۔ LOCC اور LO کے درمیان اہم فرق فیڈ-فارورڈ آپریشن ہے جس میں 2n پیمائش کے نتائج پر منحصر سنگل کیوبٹ گیٹس شامل ہوتے ہیں، جہاں n کٹس کی تعداد ہے۔ 22n کیسز میں سے ہر ایک مناسب کیوبٹس پر X اور/یا Z گیٹس کا ایک منفرد امتزاج شروع کرتا ہے۔ پیمائش کے نتائج حاصل کرنا، متعلقہ کیس کا تعین کرنا اور اس کی بنیاد پر عمل کرنا کنٹرول ہارڈ ویئر کے ذریعے حقیقی وقت میں انجام دیا جاتا ہے، جس کی لاگت ایک مقررہ اضافی تاخیر ہے۔ ہم اس تاخیر سے پیدا ہونے والی خرابیوں کو زیرو-نویز ایکسٹراپولیشن اور اسٹگرڈ ڈائنامک ڈی کوپلنگ کے ساتھ کم اور دباتے ہیں۔ ہم |G⟩ کے SWAP، LOCC اور LO کے نفاذ کا موازنہ G′ = (V, E′) پر ایک ہارڈ ویئر-نیٹوز گراف اسٹیٹ کے ساتھ کرتے ہیں جو لانگ رینج گیٹس کو ہٹا کر حاصل کیا جاتا ہے، یعنی E′ = E\Elr۔ |G′⟩ تیار کرنے والے سرکٹ کو اس طرح صرف 112 CNOT گیٹس کی ضرورت ہوتی ہے جو ایگل پروسیسر کے ہیوی-ہیگزاگونل ٹوپولوجی کے بعد تین تہوں میں ترتیب دیے جاتے ہیں۔ یہ سرکٹ |G⟩ کے نوڈ اور ایج سٹیبلائزرز کی پیمائش کرتے وقت کٹ گیٹ پر موجود نوڈز کے لیے بڑی خرابیوں کی اطلاع دے گا کیونکہ اسے |G′⟩ کو لاگو کرنے کے لیے ڈیزائن کیا گیا ہے۔ ہم اس ہارڈ ویئر-نیٹوز بینچ مارک کو ڈراپڈ ایج بینچ مارک کہتے ہیں۔ سویپ پر مبنی سرکٹ کو Elr کے لانگ رینج ایجز بنانے کے لیے اضافی 262 CNOT گیٹس کی ضرورت ہوتی ہے، جو ماپے گئے سٹیبلائزرز کی قدر کو نمایاں طور پر کم کرتا ہے (Fig. 2b–d)۔ اس کے برعکس، Elr میں ایجز کے LOCC اور LO کے نفاذ کے لیے SWAP گیٹس کی ضرورت نہیں ہوتی ہے۔ کٹ گیٹ میں شامل نہ ہونے والے نوڈز کے لیے ان کے نوڈ اور ایج سٹیبلائزرز کی خرابی ڈراپڈ ایج بینچ مارک کے قریب سے ملتی جلتی ہے (Fig. 2b, c)۔ اس کے برعکس، سٹیبلائزرز جن میں ورچوئل گیٹ شامل ہوتا ہے، ان کی خرابی ڈراپڈ ایج بینچ مارک اور سویپ کے نفاذ سے کم ہوتی ہے (Fig. 2c، ستارہ مارکر)۔ ایک مجموعی کوالٹی میٹرک کے طور پر، ہم سب سے پہلے نوڈ سٹیبلائزرز پر ایبسولیوٹ ایررز کا مجموعہ، یعنی ∑i∈V|Si − 1| کی اطلاع دیتے ہیں۔ سویپ اوور ہیڈ کی وجہ سے 44.3 ایبسولیوٹ ایرر کا مجموعہ ہے۔ ڈراپڈ ایج بینچ مارک پر 13.1 ایرر چار کٹس پر آٹھ نوڈز سے متاثر ہے (Fig. 2c، ستارہ مارکر)۔ اس کے برعکس، LOCC اور LO کے ایررز MCMs سے متاثر ہوتے ہیں۔ ہم LOCC کے LO سے 1.9 اضافی ایرر کو ٹیلی پورٹیشن سرکٹ اور کٹ بیل جوڑوں کی تاخیر اور CNOT گیٹس سے منسوب کرتے ہیں۔ SWAP پر مبنی نتائج میں، 𝛾²LR 99% اعتماد کی سطح پر 116 ایجز میں سے 35 پر انٹینگلمنٹ کا پتہ نہیں لگاتا ہے (Fig. 2b, d)۔ LO اور LOCC کے نفاذ کے لیے، 𝛾²LR تمام ایجز میں بائی پارٹائٹ انٹینگلمنٹ کے اعدادوشمار کا پتہ لگاتا ہے (Fig. 2e)۔ یہ میٹرکس ظاہر کرتے ہیں کہ ورچوئل لانگ رینج گیٹس ان کے سویپ میں تقسیم سے چھوٹے ایررز والے سٹیبلائزرز پیدا کرتے ہیں۔ مزید برآں، وہ انٹینگلمنٹ کے اعدادوشمار کی تصدیق کرنے کے لیے تغیر کو کافی حد تک کم رکھتے ہیں۔ دو QPUs کو ایک کے طور پر چلانا ہم اب 127 کیوبٹس والے دو ایگل QPUs کو ایک ریئل ٹائم کلاسیکی کنکشن کے ذریعے ایک ہی QPU میں جوڑتے ہیں۔ ڈیوائسز کو ایک واحد، بڑے پروسیسر کے طور پر چلانے میں ضم شدہ QPU پر بیک وقت چلنے والے کوانٹم سرکٹس کے عمل درآمد شامل ہیں۔ یونٹری گیٹس اور پیمائشوں کے علاوہ جو ضم شدہ QPU پر بیک وقت چل رہے ہیں، ہم ایسے گیٹس انجام دینے کے لیے ڈائنامک سرکٹس استعمال کرتے ہیں جو دونوں ڈیوائسز پر کیوبٹس پر عمل کرتے ہیں۔ یہ ٹائٹ سنکرونائزیشن اور تیز کلاسیکی مواصلات کے ذریعے قابل بنایا گیا ہے جو کہ پیمائش کے نتائج جمع کرنے اور پورے سسٹم میں کنٹرول فلو کا تعین کرنے کے لیے جسمانی طور پر الگ الگ آلات کے درمیان درکار ہے۔ ہم دو ایگل QPUs کو ایک ہی QPU میں جوڑ کر، 127 کیوبٹس ہر ایک میں، ایک ریئل ٹائم کلاسیکی کنکشن کے ذریعے ٹیسٹ کرتے ہیں۔ ڈیوائسز کو ایک واحد، بڑے پروسیسر کے طور پر چلانے میں کوانٹم سرکٹس کو چلانا شامل ہے جو بڑے کیوبٹ رجسٹر پر پھیلے ہوئے ہیں۔ ضم شدہ QPU پر بیک وقت چلنے والے یونٹری گیٹس اور پیمائشوں کے علاوہ، ہم ایسے گیٹس انجام دینے کے لیے ڈائنامک سرکٹس استعمال کرتے ہیں جو دونوں ڈیوائسز پر کیوبٹس پر عمل کرتے ہیں۔ یہ ٹائٹ سنکرونائزیشن اور پیمائش کے نتائج جمع کرنے اور پورے سسٹم میں کنٹرول فلو کا تعین کرنے کے لیے جسمانی طور پر الگ الگ آلات کے درمیان تیز کلاسیکی مواصلات کے ذریعے قابل بنایا گیا ہے۔ ہم اس ریئل ٹائم کلاسیکی کنکشن کو 134 کیوبٹس پر ایک گراف اسٹیٹ کو انجینئر کر کے ٹیسٹ کرتے ہیں جو ہیوی-ہیگزاگونل رنگوں سے بنایا گیا ہے جو دونوں QPUs سے گزرتا ہے (Fig. 3)۔ ان رنگوں کو دو-سطحی نظام اور ریڈ آؤٹ کے مسائل سے متاثر کیوبٹس کو خارج کر کے منتخب کیا گیا تھا تاکہ ایک اعلیٰ کوالٹی گراف اسٹیٹ کو یقینی بنایا جا سکے۔ یہ گراف تین جہتوں میں ایک رنگ بناتا ہے اور چار لانگ رینج گیٹس کی ضرورت ہوتی ہے جنہیں ہم LO اور LOCC کے ساتھ لاگو کرتے ہیں۔ پہلے کی طرح، LOCC پروٹوکول کے لیے کٹ بیل جوڑوں کے لیے فی کٹ گیٹ دو اضافی کیوبٹس کی ضرورت ہوتی ہے۔ پچھلے سیکشن کی طرح، ہم ایک ایسے گراف کے لیے اپنے نتائج کا بینچ مارک کرتے ہیں جو دونوں QPUs کو پھیلاتے ہوئے ایجز کو لاگو نہیں کرتا ہے۔ چونکہ دونوں ڈیوائسز کے درمیان کوئی کوانٹم لنک نہیں ہے، SWAP گیٹس کے ساتھ ایک بینچ مارک ناممکن ہے۔ LO اور LOCC کے ساتھ گراف کو لاگو کرتے وقت تمام ایجز 99% اعتماد کی سطح پر بائی پارٹائٹ انٹینگلمنٹ کے اعدادوشمار کا مظاہرہ کرتے ہیں۔ مزید برآں، LO اور LOCC سٹیبلائزرز لانگ رینج گیٹ سے متاثر نہ ہونے والے نوڈز کے لیے ڈراپڈ ایج بینچ مارک کے برابر کوالٹی کے ہوتے ہیں (Fig. 3c)۔ لانگ رینج گیٹس سے متاثر سٹیبلائزرز میں ڈراپڈ ایج بینچ مارک کے مقابلے میں ایرر میں نمایاں کمی واقع ہوتی ہے۔ نوڈ سٹیبلائزرز پر ایبسولیوٹ ایررز کا مجموعہ ∑i∈V|Si − 1|، ڈراپڈ ایج بینچ مارک، LOCC اور LO کے لیے بالترتیب 21.0، 19.2 اور 12.6 ہے۔ پہلے کی طرح، ہم LOCC کے LO پر 6.6 اضافی ایررز کو ٹیلی پورٹیشن سرکٹ اور کٹ بیل جوڑوں کی تاخیر اور CNOT گیٹس سے منسوب کرتے ہیں۔ LOCC کے نتائج ظاہر کرتے ہیں کہ کس طرح ایک ڈائنامک کوانٹم سرکٹ جس میں دو سب سرکٹس ایک ریئل ٹائم کلاسیکی لنک سے جڑے ہوتے ہیں، دو دوسری صورت میں الگ QPUs پر چلایا جا سکتا ہے۔ LO کے نتائج کو سنگل ڈیوائس پر 127 کیوبٹس کے ساتھ رن ٹائم کے اضافی فیکٹر کی لاگت پر حاصل کیا جا سکتا ہے کیونکہ سب سرکٹس کو لگاتار چلایا جا سکتا ہے۔ ، تین جہتوں میں پیریوڈک باؤنڈریز کے ساتھ گراف اسٹیٹ دکھایا گیا ہے۔ نیلے رنگ کے ایجز کٹ ایجز ہیں۔ ، ایک ڈیوائس کے طور پر چلائے جانے والے دو ایگل QPUs کا کپلنگ میپ 254 کیوبٹس کے ساتھ۔ پرپل نوڈز a میں گراف اسٹیٹ بنانے والے کیوبٹس ہیں اور نیلے رنگ کے نوڈز کٹ بیل جوڑوں کے لیے استعمال ہوتے ہیں۔ ، ، LOCC (ٹھوس سبز) اور LO (ٹھوس اورنج) اور ڈراپڈ ایج بینچ مارک گراف (ڈیشڈ ریڈ) کے ساتھ لاگو کیے گئے سٹیبلائزرز (c) اور ایج وٹنسز (d) پر ایبسولیوٹ ایرر a میں گراف اسٹیٹ کے لیے۔ c اور d میں، ستارے ان سٹیبلائزرز اور ایج وٹنسز کو دکھاتے ہیں جو کٹس سے متاثر ہوتے ہیں۔ c اور d میں، گرے علاقہ سٹیبلائزر نوڈز اور ایج وٹنسز کے لیے پروببلٹی ماس ہے، بالترتیب، کٹ سے متاثر ہوتا ہے۔ c اور d میں، ہم مشاہدہ کرتے ہیں کہ LO کا نفاذ ڈراپڈ ایج بینچ مارک سے بہتر کارکردگی دکھاتا ہے، جسے ہم بہتر ڈیوائس کنڈیشنز سے منسوب کرتے ہیں کیونکہ یہ ڈیٹا بینچ مارک اور LOCC ڈیٹا سے ایک مختلف دن لیا گیا تھا۔ a b c d بحث اور نتیجہ ہم LO اور LOCC کے ساتھ لانگ رینج گیٹس کو لاگو کرتے ہیں۔ ان گیٹس کے ساتھ، ہم 103-نوڈ پلینر لیٹیس پر پیریوڈک باؤنڈری کنڈیشنز کو انجینئر کرتے ہیں اور 134 کیوبٹس پر ایک گراف اسٹیٹ بنانے کے لیے دو ایگل پروسیسرز کو حقیقی وقت میں جوڑتے ہیں، جو ایک واحد چپ کی صلاحیتوں سے آگے ہے۔ یہاں، ہم نے گراف اسٹیٹس کو ایک ایسی ایپلی کیشن کے طور پر لاگو کرنے کا انتخاب کیا جو ڈائنامک سرکٹس کی اسکیل ایبل خصوصیات کو نمایاں کرتی ہے۔ ہماری کٹ بیل جوڑا فیکٹری ref. میں پیش کردہ LOCC اسکیم کو قابل بناتی ہے۔ دونوں LO اور LOCC پروٹوکولز اعلیٰ کوالٹی کے نتائج دیتے ہیں جو ہارڈ ویئر-نیٹوز بینچ مارک سے قریب سے میل کھاتے ہیں۔ سرکٹ کٹنگ ماپے گئے آبزرویبلز کی تغیر کو بڑھاتی ہے۔ ہم LO اور LOCC اسکیمز دونوں میں تغیر کو کنٹرول میں رکھ سکتے ہیں جیسا کہ وٹنسز پر شماریاتی ٹیسٹ سے ظاہر ہوتا ہے۔ ماپے گئے تغیر پر ایک گہری بحث سپلیمنٹری انفارمیشن میں پائی جاتی ہے۔ QPD سے تغیر میں اضافہ اس کی وجہ ہے کہ تحقیق اب سیمپلنگ اوور ہیڈ کو کم کرنے پر مرکوز ہے۔ حال ہی میں یہ دکھایا گیا ہے کہ ایک ساتھ دو-کیوبٹ گیٹس کاٹنا LOCC کے برابر سیمپلنگ اوور ہیڈ کے ساتھ بہترین LO QPDs کے نتیجے میں ہوتا ہے لیکن اس کے لیے اضافی اینسیلا کیوبٹ اور ممکنہ طور پر ری سیٹ کی ضرورت ہوتی ہے۔ LOCC میں، QPD صرف بیل جوڑوں کو کاٹنے کے لیے درکار ہے۔ اس مہنگے QPD کو ختم کیا جا سکتا ہے، یعنی کوئی شاٹ اوور ہیڈ نہیں، کئی چپس میں انٹینگلمنٹ تقسیم کر کے۔ قریبی سے درمیانی مدت میں، یہ روایتی کیبلز کے ذریعے مائیکرو ویو ریجیم میں گیٹس چلا کر یا، طویل مدت میں، آپٹیکل-ٹو-مائیکرو ویو ٹرانسڈکشن کے ساتھ کیا جا سکتا ہے۔ انٹینگلمنٹ کی تقسیم عام طور پر شور والی ہوتی ہے اور اس کے نتیجے میں نان-میکسیمل انٹینگلڈ اسٹیٹس ہو سکتے ہیں۔ تاہم، گیٹ ٹیلی پورٹیشن کے لیے ایک میکسیمل انٹینگلڈ وسیلے کی ضرورت ہوتی ہے۔ اس کے باوجود، نان-میکسیمل انٹینگلڈ اسٹیٹس QPD کے سیمپلنگ لاگت کو کم کر سکتے ہیں اور نان-میکسیمل انٹینگلڈ اسٹیٹس کے متعدد کاپیاں کوانٹم سرکٹ کے عمل درآمد کے دوران یا ممکنہ طور پر لگاتار شاٹس کے درمیان تاخیر کے دوران ٹیلی پورٹیشن کے لیے ایک خالص اسٹیٹ میں کشید کی جا سکتی ہیں، جو ری سیٹ کے لیے 250 μs تک بڑی ہو سکتی ہیں۔ ان سیٹنگز کے ساتھ مل کر، ہمارے ایرر-مٹیگیٹڈ اور سپریسڈ ڈائنامک سرکٹس سرکٹ کٹنگ کے سیمپلنگ اوور ہیڈ کے بغیر ایک ماڈیولر کوانٹم کمپیوٹنگ آرکیٹیکچر کو قابل بنائیں گے۔ ایک ایپلی کیشن سیٹنگ میں، سرکٹ کٹنگ ہیمیلٹونیئن سمولیشن سے فائدہ اٹھا سکتی ہے۔ یہاں، سرکٹ کٹنگ کی لاگت کٹ بانڈز کی طاقت کے وقت ارتقاء کے وقت میں ایکسطی ہو۔ اس طرح یہ لاگت کمزور بانڈز اور/یا مختصر ارتقاء کے اوقات کے لیے قابل قبول ہو سکتی ہے۔ مزید برآں، ref. میں پیش کردہ LO اسکیم کو Hadamard ٹیسٹ میں اینسیلا کیوبٹس کی ضرورت ہوتی ہے، جس کے لیے ٹرٹرائزڈ ٹائم ارتقاء میں اسی بانڈ کو کئی بار کاٹا جائے تو ڈائنامک سرکٹ کے ذریعے ری سیٹ کی ضرورت ہوگی۔ سرکٹ کٹنگ کو تاروں اور گیٹس دونوں پر لاگو کیا جا سکتا ہے۔ نتیجے میں آنے والے کوانٹم سرکٹس میں ایک مماثل ڈھانچہ ہوتا ہے جو ہمارے اپروچ کو دونوں صورتوں پر لاگو کرتا ہے۔ ہمارا ریئل ٹائم کلاسیکی لنک لانگ رینج گیٹس کو لاگو کرتا ہے اور کلاسیکی طور پر الگ کوانٹم پروسیسرز کو جوڑتا ہے۔ ہمارے پیش کردہ کٹ بیل جوڑوں کی ہمارے کام سے باہر قدریں ہیں۔ مثال کے طور پر، یہ جوڑے پیمائش پر مبنی کوانٹم کمپیوٹنگ میں سرکٹس کو کاٹنے کے لیے براہ راست قابل استعمال ہیں، جو ڈائنامک سرکٹس پر منحصر ہے۔ یہ LO کے ساتھ بھی حاصل کیا جا سکتا ہے؛ نتیجہ ڈائنامک سرکٹس کے ساتھ ہمارے جیسے ہی عمل درآمد کی ترتیب ہوگا۔ مزید برآں، اسٹگرڈ ڈائنامک ڈی کوپلنگ کا زیرو-نویز ایکسٹراپولیشن کے ساتھ امتزاج فیڈ-فارورڈ آپریشنز کی طویل تاخیر کو کم کرتا ہے، جو ڈائنامک سرکٹس کے اعلیٰ کوالٹی کے نفاذ کو قابل بناتا ہے۔ ہمارا کام شور کے ذرائع، جیسے ZZ کراس ٹاک جو لیٹسی کے دوران ہوتا ہے، پر روشنی ڈالتا ہے، جنہیں ڈسٹری بیوٹڈ سپر کنڈکٹنگ کوانٹم کمپیوٹرز کے لیے ٹرانسپائلر کو مدنظر رکھنا چاہیے (ref. 43)۔ خلاصہ یہ کہ، ہم مظاہرہ کرتے ہیں کہ ہم ریئل ٹائم کلاسیکی لنک کے ذریعے فعال کردہ ایرر-مٹیگیٹڈ ڈائنامک سرکٹس کے ساتھ کئی کوانٹم پروسیسرز کو ایک کے طور پر استعمال کر سکتے ہیں۔ طریقے سرکٹ کٹنگ ایک کوانٹم سرکٹ میں گیٹس کوانٹم چینلز ہیں جو ڈینسٹی میٹرکس ρ پر عمل کرتے ہیں۔ ایک سنگل کوانٹم چینل $\mathcal{C}$ کو I کوانٹم چینلز $\mathcal{C}_i$ کے مجموعے کے طور پر ظاہر کر کے کاٹا جاتا ہے جس کے نتیجے میں QPD ہوتا ہے چینلز $\mathcal{C}_i$ $\mathcal{C}$ سے لاگو کرنے میں آسان ہیں اور LO یا LOCC سے بنائے جاتے ہیں (Fig. 1)۔ چونکہ کچھ کوفیشینٹس ai منفی ہیں، ہم ایک درست پروببلٹی ڈسٹری بیوشن کو دوبارہ حاصل کرنے کے لیے γ = ∑i|ai| اور Pi = |ai|/γ متعارف کراتے ہیں جس میں چینلز $\mathcal{C}_i$ پر امکانات Pi ہیں۔ یہاں، γ کو QPD کے ایک حقیقی پروببلٹی ڈسٹری بیوشن سے انحراف کی مقدار کے طور پر دیکھا جا سکتا ہے اور اس طرح QPD کو لاگو کرنے کے لیے ادا کی جانے والی قیمت ہے۔ QPD کے بغیر ایک آبزرویبل کا تخمینہ اس طرح لگایا جاتا ہے: O ˆ = ∑ i a i O ˆ i۔ تاہم، اس QPD کا استعمال کرتے ہوئے، ہم O کا ایک غیر جانبدار مونٹی کارلو تخمینہ کنندہ بناتے ہیں: QPD تخمینہ کنندہ ⟨O⟩QPD کا تغیر غیر کٹ تخمینہ کنندہ ⟨O⟩ سے γ² کا ایک عنصر بڑا ہے (ref. 44)۔ جب n > 1 ایک جیسے چینلز کاٹتے ہیں، تو ہم ہر انفرادی چینل کے QPDs کے پروڈکٹ لے کر ایک تخمینہ کنندہ بنا سکتے ہیں، جس کے نتیجے میں γ²n ری اسکیلنگ فیکٹر ہوتا ہے۔ اس تغیر میں یہ سطحی اضافہ گولیوں کی تعداد میں مت correspondingہ اضافہ سے پورا ہوتا ہے۔ لہذا، γ²n کو سیمپلنگ اوور ہیڈ کہا جاتا ہے اور یہ اشارہ کرتا ہے کہ سرکٹ کٹنگ کو کفایت شعاری سے استعمال کیا جانا چاہیے۔ LO اور LOCC کوانٹم چینلز Ci اور ان کے کوفیشینٹس
