Mga May-akda: Neereja Sundaresan Theodore J. Yoder Youngseok Kim Muyuan Li Edward H. Chen Grace Harper Ted Thorbeck Andrew W. Cross Antonio D. Córcoles Maika Takita Abstrakto Ang pagwawasto ng quantum error ay nag-aalok ng isang magandang daan para sa pagsasagawa ng mga quantum computation na may mataas na katapatan. Bagaman ang mga ganap na fault-tolerant na pagpapatupad ng mga algorithm ay nananatiling hindi natutupad, ang mga kamakailang pagpapabuti sa control electronics at quantum hardware ay nagbibigay-daan sa mas advanced na mga demonstrasyon ng mga kinakailangang operasyon para sa error correction. Dito, nagsasagawa kami ng quantum error correction sa mga superconducting qubit na konektado sa isang heavy-hexagon lattice. Nag-encode kami ng isang logical qubit na may distansyang tatlo at nagsasagawa ng ilang mga round ng fault-tolerant na pagsukat ng syndrome na nagbibigay-daan para sa pagwawasto ng anumang solong fault sa circuitry. Gamit ang real-time feedback, ni-reset namin ang mga syndrome at flag qubit nang kondisyonal pagkatapos ng bawat cycle ng syndrome extraction. Nag-uulat kami ng decoder-dependent na logical error, na may average na logical error bawat pagsukat ng syndrome sa Z(X)-basis na ~0.040 (~0.088) at ~0.037 (~0.087) para sa matching at maximum likelihood decoders, ayon sa pagkakabanggit, sa leakage post-selected data. Introduksiyon Ang mga resulta ng quantum computation ay maaaring maging may mali, sa praktika, dahil sa ingay sa hardware. Upang maalis ang mga nagreresultang fault, ang mga quantum error correction (QEC) code ay maaaring gamitin upang i-encode ang quantum information sa mga protektadong, logical degree of freedom, at pagkatapos ay sa pamamagitan ng pagwawasto sa mga fault nang mas mabilis kaysa sa kanilang akumulasyon ay magbigay-daan sa fault-tolerant (FT) computations. Ang isang kumpletong pagpapatupad ng QEC ay malamang na mangangailangan ng: paghahanda ng mga logical state; pagsasakatuparan ng isang unibersal na set ng mga logical gate, na maaaring mangailangan ng paghahanda ng mga magic state; paulit-ulit na pagsukat ng mga syndrome; at ang pag-decode ng mga syndrome para sa pagwawasto ng mga error. Kung magtatagumpay, ang mga nagreresultang logical error rate ay dapat na mas mababa kaysa sa mga underlying physical error rate, at bumaba na may pagtaas ng code distance hanggang sa hindi gaanong mahalagang mga halaga. Ang pagpili ng isang QEC code ay nangangailangan ng pagsasaalang-alang sa underlying hardware at ang mga katangian ng ingay nito. Para sa isang heavy-hexagon lattice , ng mga qubit, ang mga subsystem QEC code ay kaakit-akit dahil ang mga ito ay angkop para sa mga qubit na may pinababang connectivities. Iba pang mga code ay nagpakita ng pangako dahil sa kanilang relatibong mataas na threshold para sa FT o malaking bilang ng mga transversal logical gate . Bagaman ang kanilang espasyo at overhead sa oras ay maaaring maging isang malaking balakid para sa scalability, mayroong mga nakapagpapatibay na pamamaraan upang mabawasan ang pinakamahal na mga mapagkukunan sa pamamagitan ng paggamit ng ilang anyo ng error mitigation . 1 2 3 4 5 6 Sa proseso ng pag-decode, ang matagumpay na pagwawasto ay nakasalalay hindi lamang sa pagganap ng quantum hardware, kundi pati na rin sa pagpapatupad ng control electronics na ginagamit para sa pagkuha at pagproseso ng classical na impormasyon na nakuha mula sa mga pagsukat ng syndrome. Sa ating kaso, ang pag-initialize ng parehong syndrome at flag qubit sa pamamagitan ng real-time feedback sa pagitan ng mga cycle ng pagsukat ay maaaring makatulong sa pagpapagaan ng mga error. Sa antas ng pag-decode, samantalang may mga protocol na umiiral upang magsagawa ng QEC nang asynchronous sa loob ng isang FT formalism , , ang rate kung saan ang mga error syndrome ay natatanggap ay dapat na katumbas ng kanilang classical processing time upang maiwasan ang pagtaas ng backlog ng syndrome data. Gayundin, ang ilang mga protocol, tulad ng paggamit ng magic state para sa isang logical -gate , ay nangangailangan ng aplikasyon ng real-time feed-forward. 7 8 T 9 Kaya, ang pangmatagalang bisyon ng QEC ay hindi lumalapit sa isang solong ultimate goal kundi dapat tingnan bilang isang continuum ng malalim na magkakaugnay na mga gawain. Ang eksperimental na landas sa pagbuo ng teknolohiyang ito ay sasaklawin ang demonstrasyon ng mga gawaing ito nang hiwalay muna at ang kanilang unti-unting pagsasama mamaya, palaging habang patuloy na pinapabuti ang kanilang mga kaugnay na sukatan. Ang ilan sa mga pag-unlad na ito ay makikita sa maraming kamakailang pag-unlad sa mga quantum system sa iba't ibang pisikal na platform, na nagpakita o nagpalapit sa ilang aspeto ng mga desiderata para sa FT quantum computing. Partikular, ang FT logical state preparation ay naipakita sa mga ion , nuclear spins sa diamond at superconducting qubit . Ang paulit-ulit na mga cycle ng syndrome extraction ay naipakita sa superconducting qubit sa maliliit na error detecting code , , kasama na ang partial error correction pati na rin ang isang unibersal (kahit na hindi FT) na set ng single-qubit gate . Ang isang FT demonstrasyon ng isang unibersal na gate set sa dalawang logical qubit ay kamakailan lamang na naiulat sa mga ion . Sa larangan ng error correction, nagkaroon ng mga kamakailang pagpapatupad ng distance-3 surface code sa superconducting qubit na may decoding at post-selection , pati na rin ang isang FT na pagpapatupad ng isang dynamically protected quantum memory gamit ang color code at ang FT state preparation, operasyon, at pagsukat, kasama ang mga stabilizer nito, ng isang logical state sa Bacon-Shor code sa mga ion , . 10 11 12 13 14 15 16 17 18 19 20 20 21 Dito pinagsasama namin ang kakayahan ng real-time feedback sa isang superconducting qubit system na may maximum likelihood decoding protocol na hindi pa napag-aaralan dati sa eksperimento upang mapabuti ang survivability ng mga logical state. Ipinapakita namin ang mga tool na ito bilang bahagi ng FT operation ng isang subsystem code , ang heavy-hexagon code , sa isang superconducting quantum processor. Mahalaga sa paggawa ng aming pagpapatupad ng code na ito na fault-tolerant ay ang mga flag qubit na, kapag nakitang non-zero, ay nagbababala sa decoder sa mga circuit error. Sa pamamagitan ng conditionally resetting ng flag at syndrome qubit pagkatapos ng bawat syndrome measurement cycle, pinoprotektahan namin ang aming sistema laban sa mga error na nagmumula sa ingay na kawalan ng timbang na likas sa energy relaxation. Dagdag pa naming ginagamit ang mga kamakailang inilarawang decoding strategies at pinalawak ang mga ideya sa pag-decode upang isama ang mga konsepto ng maximum likelihood , , . 22 1 15 4 23 24 Resulta Ang Heavy-Hexagon Code at Multi-Round Circuits Ang heavy-hexagon code na isinasaalang-alang namin ay isang = 9 qubit code na nag-eencode ng = 1 logical qubit na may distansyang = 3 . Ang at gauge (tingnan ang Fig. a) at stabilizer group ay nabuo sa pamamagitan ng n k d 1 Z X 1 Ang mga stabilizer group ay ang mga sentro ng kani-kanilang gauge group . Nangangahulugan ito na ang mga stabilizer, bilang mga produkto ng gauge operator, ay maaaring makuha mula sa mga pagsukat lamang ng mga gauge operator. Ang mga logical operator ay maaaring piliin bilang = 1 2 3 at = 1 3 7. XL X X X ZL Z Z Z (asul) at (pula) gauge operator (eqs. ( ) at ( )) na nakamapa sa 23 qubit na kinakailangan na may distance-3 heavy-hexagon code. Ang mga code qubit ( 1 − 9) ay ipinapakita sa dilaw, ang mga syndrome qubit ( 17, 19, 20, 22) na ginamit para sa stabilizer sa asul, at ang mga flag qubit at syndrome na ginamit sa stabilizer sa puti. Ang pagkakasunud-sunod at direksyon ng mga CX gate na inilalapat sa loob ng bawat sub-section (0 hanggang 4) ay tinutukoy ng mga numerong arrow. Circuit diagram ng isang round ng pagsukat ng syndrome, kasama ang parehong at stabilizer. Ang circuit diagram ay naglalarawan ng pinapayagang parallelization ng mga gate operation: ang mga nasa loob ng mga hangganan na itinakda ng mga scheduling barrier (vertical dashed gray lines). Dahil ang bawat two-qubit gate duration ay magkakaiba, ang huling gate scheduling ay tinutukoy gamit ang isang standard na as-late-as-possible circuit transpilation pass; pagkatapos nito, ang dynamical decoupling ay idinagdag sa mga data qubit kung saan pinapayagan ang oras. Ang mga operasyon ng pagsukat at reset ay nakahiwalay mula sa iba pang mga operasyon ng gate ng mga barrier upang payagan ang pare-parehong dynamical decoupling na maidagdag sa mga idling data qubit. , Decoding graph para sa tatlong round ng ( ) at ( ) stabilizer measurements na may circuit-level noise ay nagbibigay-daan sa pagwawasto ng at errors, ayon sa pagkakabanggit. Ang mga asul at pulang node sa mga graph ay tumutugma sa difference syndromes, habang ang mga itim na node ay ang hangganan. Ang mga gilid ay nag-eencode ng iba't ibang paraan kung paano maaaring mangyari ang mga error sa circuit tulad ng inilarawan sa teksto. Ang mga node ay may label na ayon sa uri ng pagsukat ng stabilizer o , kasama ang isang subscript na nag-index sa stabilizer, at mga superscript na nagpapahiwatig ng round. Ang mga itim na gilid, na nagmumula sa Pauli errors sa mga code qubit (at samakatuwid ay laki-2 lamang), ay nagkokonekta sa dalawang graph sa at , ngunit hindi ginagamit sa matching decoder. Ang laki-4 hyperedge, na hindi ginagamit ng matching, ngunit ginagamit sa maximum likelihood decoder. Ang mga kulay ay para lamang sa kalinawan. Ang pag-translate ng bawat isa sa oras ng isang round ay nagbibigay din ng valid na hyperedge (na may ilang pagkakaiba sa mga time boundary). Hindi rin ipinapakita ang alinman sa laki-3 hyperedge. a Z X 1 2 Q Q Q Q Q Q Z X b X Z c d c Z d X X Z Z X e Y c d f Dito tumutuon kami sa isang partikular na FT circuit, marami sa aming mga pamamaraan ang maaaring gamitin nang mas malawak sa iba't ibang mga code at circuit. Dalawang sub-circuit, na ipinapakita sa Fig. b, ay binuo upang sukatin ang mga -at -gauge operator. Ang -gauge measurement circuit ay kumukuha rin ng kapaki-pakinabang na impormasyon sa pamamagitan ng pagsukat ng mga flag qubit. 1 X Z Z Naghanda kami ng mga code state sa logical () state sa pamamagitan muna ng paghahanda ng siyam na qubit sa () state at pagsukat ng -gauge ( -gauge). Pagkatapos ay nagsasagawa kami ng mga round ng pagsukat ng syndrome, kung saan ang isang round ay binubuo ng isang -gauge measurement na sinusundan ng isang -gauge measurement (ayon sa pagkakabanggit, -gauge na sinusundan ng -gauge). Sa wakas, binabasa namin ang lahat ng siyam na code qubit sa ( ) basis. Nagsasagawa kami ng parehong mga eksperimento para sa mga paunang logical state at > gayundin, sa pamamagitan lamang ng pag-initialize ng siyam na qubit sa at > sa halip. X Z r Z X X Z Z X Mga Algorithm sa Pag-decode Sa setting ng FT quantum computing, ang isang decoder ay isang algorithm na kumukuha bilang input ng mga pagsukat ng syndrome mula sa isang error correcting code at naglalabas ng isang koreksyon sa mga qubit o data ng pagsukat. Sa seksyong ito inilalarawan namin ang dalawang decoding algorithm: perfect matching decoding at maximum likelihood decoding. Ang decoding hypergraph ay isang maikling paglalarawan ng impormasyong nakalap ng isang FT circuit at ginawang magagamit sa isang decoding algorithm. Binubuo ito ng isang set ng mga vertex, o mga kaganapang sensitibo sa error , at isang set ng mga hyperedge , na nag-eencode ng mga ugnayan sa pagitan ng mga kaganapan na dulot ng mga error sa circuit. Ang Fig. c–f ay nagpapakita ng mga bahagi ng decoding hypergraph para sa aming eksperimento. 15 V E 1 Ang pagbuo ng isang decoding hypergraph para sa mga stabilizer circuit na may Pauli noise ay maaaring gawin gamit ang standard na Gottesman-Knill simulation o katulad na mga pamamaraan ng Pauli tracing . Una, isang kaganapang sensitibo sa error ay nilikha para sa bawat pagsukat na deterministiko sa error-free circuit. Ang isang deterministikong pagsukat ay anumang pagsukat na ang resulta ∈ {0, 1} ay maaaring mahulaan sa pamamagitan ng pagdaragdag modulo dalawa ng mga resulta ng pagsukat mula sa isang set ng mga naunang pagsukat. Ibig sabihin, para sa isang error-free circuit, , kung saan ang set ay maaaring mahanap sa pamamagitan ng simulation ng circuit. Itakda ang halaga ng kaganapang sensitibo sa error sa − (mod2), na zero (tinatawag ding trivial) kung walang mga error. Kaya, ang pagmamasid sa isang non-zero (tinatawag ding non-trivial) na kaganapang sensitibo sa error ay nagpapahiwatig na ang circuit ay nakaranas ng kahit isang error. Sa aming mga circuit, ang mga kaganapang sensitibo sa error ay alinman sa mga pagsukat ng flag qubit o ang pagkakaiba ng mga kasunod na pagsukat ng parehong stabilizer (tinatawag ding difference syndromes). 25 26 M m m FM Susunod, ang mga hyperedge ay idinagdag sa pamamagitan ng pagsasaalang-alang sa mga fault sa circuit. Ang aming modelo ay naglalaman ng fault probability para sa bawat isa sa ilang mga bahagi ng circuit pC Dito, pinag-iiba natin ang identity operation id sa mga qubit sa panahon kung kailan ang iba pang mga qubit ay sumasailalim sa unitary gate, mula sa identity operation idm sa mga qubit kapag ang iba ay sumasailalim sa pagsukat at reset. Nire-reset namin ang mga qubit pagkatapos silang masukat, habang ini-initialize namin ang mga qubit na hindi pa nagagamit sa eksperimento. Sa wakas, ang cx ay ang controlled-not gate, ang h ay ang Hadamard gate, at ang x, y, z ay mga Pauli gate. (Tingnan ang Methods “IBM_Peekskill and experimental details” para sa higit pang detalye). Ang mga numerikong halaga para sa ay nakalista sa Methods “IBM_Peekskill and experimental details”. pC Ang aming error model ay circuit depolarizing noise. Para sa mga error sa initialization at reset, ang isang Pauli ay inilalapat na may kani-kanilang mga probability init at reset pagkatapos ng ideal state preparation. Para sa mga error sa pagsukat, ang Pauli ay inilalapat na may probability bago ang ideal measurement. Ang isang one-qubit unitary gate (two-qubit gate) ay nagkakaroon ng fault na may probability ng isa sa tatlong (labinlima) non-identity one-qubit (two-qubit) Pauli error pagkatapos ng ideal gate. May pantay na pagkakataon na mangyari ang alinman sa tatlo (labinlima) na Pauli error. X p p X C pC Kapag ang isang solong fault ay nangyari sa circuit, nagdudulot ito ng ilang subset ng mga kaganapang sensitibo sa error na maging non-trivial. Ang set ng mga kaganapang sensitibo sa error na ito ay nagiging isang hyperedge. Ang set ng lahat ng hyperedge ay . Maaaring magresulta ang dalawang magkaibang fault sa parehong hyperedge, kaya ang bawat hyperedge ay maaaring ituring na kumakatawan sa isang set ng mga fault, na bawat isa ay indibidwal na nagdudulot ng mga kaganapan sa hyperedge na maging non-trivial. Nauugnay sa bawat hyperedge ay isang probability, na, sa unang order, ay ang kabuuan ng mga probability ng mga fault sa set. E Maaari ring humantong ang isang fault sa isang error na, kapag na-propagate hanggang sa dulo ng circuit, ay nag-anti-commute sa isa o higit pa sa mga logical operator ng code, na nangangailangan ng logical correction. Ipinapalagay namin para sa generalidad na ang code ay may logical qubit at isang basehan ng 2 logical operator, ngunit tandaan na = 1 para sa heavy-hexagon code na ginamit sa eksperimento. Maaari naming subaybayan kung aling mga logical operator ang nag-a-anti-commute sa error gamit ang isang vector mula sa . Kaya, ang bawat hyperedge ay may label din ng isa sa mga vector na ito , na tinatawag na logical label. Tandaan na kung ang code ay may distansyang hindi bababa sa tatlo, ang bawat hyperedge ay may natatanging logical label. k k k h Panghuli, napansin namin na ang isang decoding algorithm ay maaaring pumili na pasimplehin ang decoding hypergraph sa iba't ibang paraan. Isang paraan na palagi naming ginagamit dito ay ang proseso ng deflagging. Ang mga flag measurement mula sa mga qubit 16, 18, 21, 23 ay simpleng binabalewala nang walang mga koreksyon na inilalapat. Kung ang flag 11 ay non-trivial at 12 trivial, ilapat ang sa 2. Kung ang 12 ay non-trivial at 11 trivial, ilapat ang sa qubit 6. Kung ang flag 13 ay non-trivial at 14 trivial, ilapat ang sa qubit 4. Kung ang 14 ay non-trivial at 13 trivial, ilapat ang sa qubit 8. Tingnan ang ref. para sa mga detalye kung bakit ito sapat para sa fault-tolerance. Nangangahulugan ito na sa halip na isama ang mga kaganapang sensitibo sa error mula sa mga flag qubit measurement nang direkta, pinoproseso namin ang data sa pamamagitan ng paggamit ng impormasyon ng flag upang maglapat ng virtual Pauli corrections at i-adjust ang mga kasunod na kaganapang sensitibo sa error nang naaayon. Ang mga hyperedge para sa deflagged hypergraph ay maaaring matagpuan sa pamamagitan ng stabilizer simulation na isinasama ang mga correction. Hayaan na ipahiwatig ang bilang ng mga round. Pagkatapos ng deflagging, ang laki ng set para sa (ayon sa pagkakabanggit basis) na mga eksperimento ay ∣ ∣ = 6 + 2 (ayon sa pagkakabanggit 6 + 4), dahil sa pagsukat ng anim na stabilizer bawat round at pagkakaroon ng dalawa (ayon sa pagkakabanggit apat) na paunang error-sensitive stabilizer pagkatapos ng state preparation. Ang laki ng ay katulad din ∣ ∣ = 60 − 13 (ayon sa pagkakabanggit 60 − 1) para sa > 0. Z Z Z Z 15 Z Z r V Z X V r r E E r r r Isinasaalang-alang ang at errors nang hiwalay, ang problema ng paghahanap ng minimum weight error correction para sa surface code ay maaaring mabawasan sa paghahanap ng minimum weight perfect matching sa isang graph . Ang mga matching decoder ay patuloy na pinag-aaralan dahil sa kanilang pagiging praktikal at malawak na aplikasyon , . Sa seksyong ito, inilalarawan namin ang matching decoder para sa aming distance-3 heavy-hexagon code. X Z 4 27 28 29 Ang mga decoding graph, isa para sa -errors (Fig. c) at isa para sa -errors (Fig. d), para sa minimum weight perfect matching ay sa katunayan mga subgraph ng decoding hypergraph sa nakaraang seksyon. Tumutuon tayo dito sa graph para sa pagwawasto ng -errors, dahil ang -error graph ay kahalintulad. Sa kasong ito, mula sa decoding hypergraph pinapanatili namin ang mga node na tumutugma sa (pagkakaiba ng mga kasunod na) -stabilizer measurements at mga gilid (i.e. hyperedges na may laki dalawa) sa pagitan nila. Bukod pa rito, ang isang boundary vertex ay nilikha, at ang laki-isang hyperedges na may anyong { } kung saan ∈ , ay kinakatawan sa pamamagitan ng pagsasama ng mga gilid { , }. Lahat ng gilid sa -error graph ay nagmamana ng mga probability at logical label mula sa kanilang mga kaukulang hyperedge (tingnan ang Table para sa at -error edge data para sa 2-round experiment). X 1 Z 1 X Z VZ Z b v v VZ v b X 1 X Z Ang isang perfect matching algorithm ay kumukuha ng isang graph na may weighted edges at isang even-sized set ng mga naka-highlight na node, at naglalabas ng isang set ng mga gilid sa graph na nagkokonekta sa lahat ng naka-highlight na node nang pares at may minimum na kabuuang timbang sa lahat ng ganitong mga set ng gilid. Sa ating kaso, ang mga naka-highlight na node ay ang mga non-trivial error-sensitive event (kung mayroong odd number, ang boundary node ay naka-highlight din), at ang mga edge weight ay alinman sa pinili na lahat ay isa (uniform method) o itinakda bilang , kung saan ay ang edge probability (analytic method). Ang huling pagpipilian pe
