
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 저자: 
 
 
 
 
 
 
 
 
 
 
 
 
 손인혁 박종환 권순철 박성용 마크 H. 뤼멜리 알리자 바흐마튜크 송현재 구성환 최장욱 최재만 두석광 장혁 초록 실리콘은 탁월한 비중 용량으로 인해 차세대 리튬 이온 배터리 음극 활물질로 주목받고 있습니다. 그러나 충방전 주기 동안 실리콘의 큰 부피 변화는 부피 에너지 밀도와 수명 주기에서 경쟁력을 약화시킵니다. 본 연구에서는 탄화규소 형성 없이 실리콘 나노입자 위에 직접 그래핀을 성장시키는 방법을 보고합니다. 실리콘 표면에 고정된 그래핀 층은 인접한 그래핀 층 사이의 슬라이딩 과정을 통해 실리콘의 부피 팽창을 수용합니다. 상업용 리튬 코발트 산화물 양극재와 쌍을 이룰 때, 탄화규소가 없는 그래핀 코팅은 전체 셀이 처음과 200번째 주기에서 각각 972 및 700 Wh l−1의 부피 에너지 밀도에 도달하게 하며, 이는 현재 상업용 리튬 이온 배터리보다 1.8배 및 1.5배 높습니다. 이러한 결과는 그래핀의 2차원 층상 구조와 탄화규소 없이 실리콘과 통합하는 것이 실리콘 음극을 상업적으로 실현 가능한 기술로 발전시키기 위한 프로토타입 역할을 할 수 있음을 시사합니다. 서론 실리콘(Si)의 이론적 비중 용량은 거의 4,000mAhg−1에 달합니다. 이 탁월한 값은 배터리 커뮤니티가 상당한 연구 노력을 기울이도록 자극했습니다. 왜냐하면 높은 비중 용량 덕분에 리튬 이온 배터리(LIB)의 에너지 밀도를 크게 증가시켜 전기 자동차와 같은 미래 LIB 응용을 현실화할 수 있기 때문입니다 , , , , . 지난 10년 동안 Si의 큰 부피 변화에서 발생하는 만성적인 용량 감소 문제를 해결하기 위해 다양한 고급 전극 구조 , , , , , , , , , ,  및 바인더 설계 , ,  가 개발되어 수천 번의 주기 동안에도 상당한 수명 주기 성능이 향상되었으며 . 유망한 비중 용량과 수명 주기 성능의 상당한 발전에도 불구하고, 지금까지 시연된 대부분의 Si 음극은 주로 비중 용량에 중점을 두었지만, 기존 전극 설계는 Si의 부피 팽창을 수용하기 위해 사전 정의된 빈 공간에 의존하기 때문에 부피 용량에서는 유사한 약속을 제공하지 못했습니다. 그러나 휴대용 전자 제품을 포함한 많은 LIB 응용 분야에서 부피 에너지 밀도는 배터리 성능을 결정하는 중요한 매개변수입니다. 상대적으로 열등한 수명 주기와 함께, 약한 부피 에너지 밀도는 현재 Si 음극을 상업용 셀에 구현하는 데 주요 병목 현상입니다. 이 중요한 요구 사항을 충족하기 위해 Si 음극 기술은 전극 부피를 최소화하면서 안정적인 수명 주기 성능을 제공하는 다른 전극 설계를 통해 재검토되어야 합니다. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 11 다양한 Si 형태와 다른 전도성 재료와의 복합 재료가 현재 이용 가능하지만, 고표준 품질 관리가 필요한 실제 제조에 대한 즉각적인 해결책을 위해서는 활성 Si 구성 요소의 쉽고 확장 가능한 합성이 중요합니다. 실용적인 응용 관점에서, 수많은 실행 가능한 후보 중에서 간단하고 효율적인 전도성 표면 코팅을 가진 상업용 Si 나노 입자(NP)의 사용은 매우 바람직할 것입니다. 비정질 탄소(AC)를 포함한 다양한 전도성 재료가 Si NP 음극에 대한 코팅 재료로 조사되었습니다 , , . 그러나 구현된 코팅 재료가 Si의 부피 팽창을 수용하지 못하고 결과적으로 반복 주기 동안 파손되기 때문에 대부분은 안정적인 장기 수명 주기 성능을 제공하지 못합니다. 8 20 21 이전 전도성 코팅의 한계를 해결하고 상당히 높은 부피 에너지 밀도로 우수한 수명 주기 성능을 달성하기 위해, 본 연구에서는 다층 그래핀을 Si 표면에 직접 성장시켜 코팅 재료로 사용합니다. 그래핀의 2차원(2D) 층상 특성은 Si 음극의 독특하고 효율적인 작동을 제공합니다. 왜냐하면 다층 그래핀은 이미 만들어진 전극에서 빈 공간을 사전적으로 제공할 필요 없이 층 사이의 슬라이딩 과정을 통해 Si 부피 팽창을 수용할 수 있기 때문입니다. 또한, 그래핀 코팅된 Si NP 펠릿은 1wt%의 마진 그래핀 함량으로 12.8 S cm−1를 보여주며, 이는 높은 과도 네트워크를 통합니다. 이를 위해, 우리는 온화한 산화제를 포함하는 화학 기상 증착(CVD) 공정을 개발하여 SiC 형성이 없는 Si 표면 위에 직접 그래핀을 성장시키는 과제를 극복했습니다. SiC 형성은 Si 음극 작동에서 치명적인데, 왜냐하면 SiC는 결함 특성이 좋지 않은 전기 절연체이기 때문입니다. 더욱이, SiC는 Li 이온과 반응하지 않으며 결과적으로 Si 상으로의 Li 이온 확산을 방해합니다. 그래핀 계면 슬라이딩 과정과 향상된 전도성의 도움으로, 그래핀 코팅된 Si NP는 상업용 흑연의 550mAhcm−3에 비해 2,500mAhcm−3의 부피 용량을 달성하며, 이는 지금까지 보고된 모든 LIB 음극 중에서 가장 높은 값이며 우수한 수명 주기 및 속도 성능을 보여줍니다. 결과 SiC 없는 Si 상에서의 그래핀 성장 CVD 공정을 통한 Si 상에서의 고품질 그래핀 직접 성장은 입증된 바와 같이 어렵습니다 . 왜냐하면 일반적인 그래핀 합성 조건은 환원 분위기를 필요로 하는데, 이는 Si 표면의 자연 산화막을 제거하고 Si와 분해된 탄소 전구체 간의 반응을 유도하여 SiC를 형성하기 때문입니다 . H2와 혼합된 메탄(CH4)을 탄소 전구체로 사용하는 우리의 초기 접근 방식은 실제로 Si NP 상에서 그래핀 성장을 달성하지 못했으며 , β-SiC만 생성했습니다 . 이 한계를 극복하기 위해, 우리는 CH4와 함께 온화한 산화제인 이산화탄소(CO2)를 CVD 공정에 포함시켰습니다(참조 , ). CO2 포함은 SiC 형성을 피할 수 있게 하고, 잘 알려진 표면 그래핀 성장 에 비해 성장 온도를 낮출 수 있습니다. 우리의 실험에서는 900°C에서 그래핀 성장이 불완전하거나 불균일했으며 , 반면에 1,100°C에서의 그래핀 성장은 효율적인 Li 이온 확산에 너무 두꺼운 Si 표면 상을 형성했습니다 . 1,000°C의 중간 온도에서는 투과 전자 현미경(TEM) 이미지 에서 보듯이 2-10개의 그래핀 층이 형성되었으며, 층간 거리가 약 3.4Å임을 명확하게 보여줍니다 . 더 가까이 조사하면 개별 층이 끝 부분에서 Si 입자 표면에 직접 고정되고  Si 표면과 평행하게 놓여 있음을 나타냅니다. 이러한 잘 정렬된 그래핀 층은 슬라이딩 과정을 통해 리튬화 중에도 층 쌓임 구조를 유지할 수 있어  Si의 부피 팽창을 수용하는 우아한 수단을 제공합니다. CH4와 H2를 사용하여 SiO2 표면에서 그래핀 성장이 시도되었습니다(참조 , ). 그러나 이러한 공정에서의 그래핀 성장은 매우 비효율적이거나 SiC 형성을 피하지 못했습니다. 비효율적인 성장은 SiO2 표면의 촉매 부위가 부족하기 때문입니다. 대조적으로, 우리의 공정에서는 CO2 첨가가 일부 결함이 있는 SiO  형태의 촉매 부위를 더 많이 생성합니다. 22 23 (보충 그림 1) (보충 그림 2) 24 25 23 (보충 그림 3) (보충 그림 4) (그림 1a,b) (그림 1b, inset) (그림 1c, 빨간색 화살표) (그림 1d) 26 27 x   ( ) Gr–Si NP의 저배율 TEM 이미지. ( )  의 흰색 상자에서 가져온 동일한 Gr–Si NP의 고배율 TEM 이미지. (인서트) 두 빨간색 상자에서 얻은 라인 프로파일은 그래핀 층 사이의 층간 거리가 약 3.4Å임을 나타내며, 이는 반데르발스 상호작용에 기반한 일반적인 그래핀 층의 거리와 잘 일치합니다. ( ) 개별 그래핀 층이 성장하는 기원(빨간색 화살표)을 시각화하는 고배율 TEM 이미지. ( ) Si의 부피 팽창을 완충할 수 있는 그래핀 코팅 층의 슬라이딩 과정을 보여주는 개략적인 설명. a b a c d SiC 없는 그래핀 성장은 벌크 규모 및 단일 입자 규모 분석 모두에서 확인되었습니다. Si 2  밴드의 X선 광전자 분광법 프로파일  및 X선 회절(XRD) 스펙트럼 은 그래핀 코팅된 Si(Gr–Si), AC 코팅된 Si(AC–Si) 및 순수 Si에 대해 SiC에 해당하는 피크가 없음을 보여줍니다. 이는 CH4와 H2를 사용한 CO2 없는 경로로 합성된 대조군(SiC–Si) 시료와 대조적입니다. 반면에, 고각도 환형 암시야를 이용한 주사 TEM 이미징은 Si NP가 밝은 코어와 비교적 어두운 얇은 쉘을 가진 코어-쉘 구조를 가지며, 이는 Si 코어와 산화물 코팅에 기인합니다 . NP 전체의 여러 지점에서 얻은 전자 에너지 손실 분광법(EELS) 스펙트럼 은 SiC 형성을 반영하는 신호를 나타내지 않았으며 , 현재 성장 공정에서 SiC 없는 성장을 확인했습니다. 또한, 108eV의 SiO2 신호는 중심부의 다른 지점보다 지점 1과 2에서 더 강하게 감지되었으며, 이는 SiO2 표면이 그래핀 성장을 위한 촉매 부위 역할을 함을 시사합니다. SiO2 표면 층의 지속적인 존재는 XRD  및 EELS  특성 분석을 통해서도 확인되었습니다. p (그림 2a) (보충 그림 2) (그림 2b) (그림 2c) 28 (보충 그림 2) (그림 2b,c)   ( ) Gr–Si, SiC–Si, AC–Si 및 순수 Si에 대한 Si 2  밴드의 X선 광전자 분광법 스펙트럼. ( ) Gr–Si NP의 주사 TEM 이미지. ( )  에 표시된 지점의 EELS 스펙트럼. a p b c b  TEM 분석 In situ 이제 Gr–Si를 LIB의 음극 재료로 사용하는 것에 대해 논의합니다. Gr–Si NP(1wt% 그래핀)의 리튬화는   TEM 분석을 사용하여 부피 팽창 중에 실시간으로 모니터링되었습니다 , , , . 실제 실험에서는 일부 Gr–Si 입자가 금(Au) 고정 전극 위에 놓였습니다. 두 번째 이동 가능한 전극(Li/LiO2 팁 포함)이 Gr–Si NP와 접촉하여 리튬화되도록 배치되었습니다 . 두 번째 전극과의 접촉이 이루어지자 입자가 팽창하기 시작했습니다 . 이 과정에 대한 자세한 내용은   및  에서 볼 수 있습니다.  에서 강조된 것처럼 비결함 입자와 결함 입자의 두 가지 유형의 팽창 구조가 관찰되었습니다. 그래핀이 입자를 완전히 둘러싸고 명백한 결함이 없는 경우 , 직경이 약 30%(부피 팽창 220%) 증가했습니다. 리튬화가 끝날 때, 그래핀 층의 층간 거리는 Li 삽입을 반영하여 3.8Å로 증가했으며 , 흑연 코팅의 층상 특성은 NP 주위에 보존되었습니다 . 이는  에 설명된 층간 슬라이딩 과정을 시사합니다. 결함 영역이 존재하는 경우( 의 녹색 원 참조), 팽창 시 내부 입자가 파쇄되고 결함을 통해 파열됩니다 . 관찰된 뚜렷한 파손 거동은 입자 크기에서 비롯된 것 같지 않습니다. 왜냐하면  에서 파손된 입자보다 큰 둘러싸인 입자는 파손되지 않았기 때문입니다( 의 0초 및 40초에 표시된 입자 참조). 또한, 최근 관찰 은 둘러싸이지 않은 경우, 더 작은 Si 입자(<50nm)조차도 상당한 응력을 생성할 수 있는 입자 내 Li 농도 구배로 인해 파손될 수 있음을 나타냅니다. 사실, Si 입자 파손의 임계 크기는 경우에 따라 다르며, 부피 팽창 중에 축적된 응력이 얼마나 효율적으로 방출될 수 있는지와 관련이 있습니다. 임계 크기는 200nm 이상으로 확장될 수 있습니다(참조 ). in situ 29 30 31 32 (그림 3a) (그림 3b) 보충 그림 5 보충 동영상 1-3 그림 3b,c (그림 3d) 33 (그림 3d) 그림 3c 그림 3a (그림 3e) 그림 3 보충 그림 5 34 35   ( ) Au 와이어 표면에 부착된 Gr–Si NP와 두 번째 Li/LiO2 전극. ( ) 리튬화 후 동일한 Gr–Si NP. ( ) 비결함 및 결함 그래핀 캡슐화 모두에 대한 리튬화된 Gr–Si NP의 개략적인 요약. ( , ) ( ) 비결함 입자(  및  의 빨간색 선으로 둘러싸인 입자) 및 ( ) 결함 입자(  및  의 파란색 선으로 둘러싸인 입자)에 대한 근접 TEM 이미지. 두 경우 모두 EELS 스펙트럼은 리튬화를 확인합니다. 두 경우 모두 빨간색 상자에서 얻은 라인 프로파일은 리튬화가 그래핀 층간 공간으로 이루어졌음을 나타내는 약 3.8Å의 증가된 층간 거리를 보여줍니다. a b c d e d a b e a b 리튬화 중 국부 EELS 분석은 흐릿한 Li  -edge (55eV 근처) 및 Si  -edge (100eV)를 통해 두 경우 모두 Si의 리튬화를 확인합니다 ; 참조 ).  의 그래핀 표면에 보이는 층은 Li/Li2O 잔류물로 추정됩니다. 본질적으로, 그래핀 층은 화학적으로 Si 표면에 뿌리박고 있어 Si와의 통합을 유지하며, 동시에 슬라이딩 과정은 소수의 층 그래핀 코팅이 Si의 부피 팽창을 수용할 수 있게 합니다. 별도의   TEM 실험에서 Gr–Si LIB 전극을 사용하여, 리튬화 후 평균 그래핀 층 수가 9.4에서 5.6층으로 감소했음을 관찰했으며 , 이는 층간 슬라이딩 과정을 다시 확인합니다. K L (그림 3d,e 36 그림 3d ex situ (보충 그림 6) 그래핀 캡슐화 및 층간 슬라이딩 과정은 부피 팽창 중에 Si 입자의 무결성을 유지하는 데 도움이 되는 클램핑 힘을 가합니다. 그러나 이 클램핑 메커니즘은 Li 확산에 영향을 미치지 않는 것 같습니다. 왜냐하면 전기화학 측정에서 좋은 비용량이 달성되기 때문입니다. 또한, 두 번째 전극과의 접촉 지점이 매우 국부적이었음에도 불구하고 입자의 부피 팽창이 전반적으로 모든 방사 방향에서 균일했다는 점은 주목할 만합니다. 이는 그래핀 층이 Si 코어로 균질한 Li 이온 확산 경향이 있음을 강조합니다( 의 빨간색 및 주황색 점선 참조).   분석은 또한 그래핀 층을 통한 Li 확산이 매우 빠르다는 것을 시사하며, 이는 이전 연구 , 와 일치합니다. 또한, 관찰된 클램핑 효과는 표면 산화막이 너무 얇아 상당한 영향을 미치지 못하기 때문에 주로 그래핀 코팅 층에서 발생하는 것이 아니라 표면의 자연 산화막이 아니라 그래핀 코팅 층에서 비롯된다는 점이 주목됩니다. 표면 산화막에 기반한 클램핑 효과는 Si가 중공 구조 , 를 가지거나 산화막이 매우 두꺼울 때 만 관찰되었습니다. 그림 3a,b in situ 30 37 7 11 38 전도도 및 전기화학 측정 그래핀 성장 후, 활물질 조립체의 전도성이 현저하게 향상됩니다. 분말로 펠릿화했을 때, 순수 Si는 <10−7 S cm−1의 낮은 전도도를 보였지만, 1wt%의 그래핀만 첨가해도 전도도가 12.8 S cm−1로 눈에 띄게 증가했습니다 . 이러한 향상은 그래핀 코팅 층의 우수한 과도 거동에 기인하며, 2D 그래핀과 잘 정렬된 층 쌓임이 잘 연결된 전도성 네트워크를 촉진하고 , 이는 이전 그래핀-폴리머 복합재 와도 일치합니다. 5wt%의 그래핀 함량에서는 전도도가 38.3 S cm−1까지 증가했습니다. (그림 4a) (보충 그림 7) 39   ( ) 서로 다른 탄소 함량에서의 Gr–Si, AC–Si 및 Super P–Si의 펠릿 전도도. ( ) 첫 번째 리튬화-탈리튬 프로파일. 5wt%-Gr–Si, 1wt%-Gr–Si, 2wt%-AC–Si 및 순수 Si (Super P 1wt%)의 전극 두께는 각각 4.5, 5.0, 8.3 및 12.3μm입니다. ( ) 동일한 네 가지 샘플의 리튬화(채워진 원) 및 탈리튬(빈 원) 용량 유지율. 전위는 0.5C에서 0.01-1.5V의 전압 창 내에서 스윕되었습니다. ( ) 위에서 본 SEM 이미지: 5wt%-Gr–Si 전극(왼쪽)은 200주기 후(중간) 및 2wt%-AC–Si 전극은 200주기 후(오른쪽)입니다. ( ) 저배율 TEM 이미지(상단 인서트)의 흰색 상자에서 얻은 5wt%-Gr–Si의 200주기 후 고배율 TEM 이미지. 중간 인서트: 사이클링 후 Si의 비정질 특성을 보여주는 선택 영역 전자 회절. 하단 인서트: 빨간색 상자의 그래핀 층에서 얻은 라인 프로파일은 3.8Å의 층간 거리를 나타냅니다. ( ) 서로 다른 초기 면적 용량(3.0, 2.0 및 1.0 mAh cm−2)에 대한 5wt%-Gr–Si의 속도 성능. a b c d e f Gr–Si NP의 전기화학적 성능은 코인형 반쪽 전지를 준비하여 평가되었으며, 여기서 Li 금속은 카운터/기준 전극 역할을 했습니다. 비교를 위해, 서로 다른 그래핀 함량을 가진 Gr–Si와 AC–Si 및 순수 Si도 조사되었습니다. 그래핀 함량은 성장 시간으로 제어되었고, 성장 온도는 1,000°C로 고정되었습니다. 모든 샘플은 첫 번째 주기 ; 0.05C, 1C=2,000mA g−1, 0.01–1.5V vs Li/Li+)에서 0.1V 및 0.4V vs Li/Li+에서 특성적인 리튬화 및 탈리튬 평탄부를 보였습니다. 5wt%-Gr–Si, 1wt%-Gr–Si, 2wt%-AC–Si 및 순수 Si는 각각 2,820/2,340, 2,341/1,629, 3,143/1,160 및 3,632/741 mAh g−1의 리튬화/탈리튬 용량을 보였으며, 이는 Si와 코팅된 그래핀을 고려했을 때, 초기 쿨롱 효율(CE)은 각각 83%, 69%, 37% 및 20%였습니다. AC–Si의 낮은 가역 용량과 초기 CE는 Li 이온을 가두는 AC 층의 결함에 기인합니다. (그림 4b 그래핀 코팅은 수명 주기 성능에 큰 차이를 만듭니다  및  ). 샘플 간의 공정한 비교를 위해, 먼저 면적 용량을 1mAhcm−2로 설정했습니다. 이 제약 조건 하에서, 2wt%-AC–Si와 순수 Si 모두 초기 주기에서도 상당한 용량 감소를 보였으며, 이는 간단한 AC 코팅이 전혀 작동하지 않음을 나타냅니다. 두 Gr–Si 샘플 중에서, 5wt%-Gr–Si는 1wt%-Gr–Si보다 더 나은 성능을 보였습니다(200주기 후 85% 대 70% 유지율). 이는 면적 용량에 따라 그래핀 함량이 중요함을 시사합니다. 1wt%-Gr–Si의 낮은 유지율은 동일한 그래핀 함량 을 기반으로 한   TEM 조사에서 관찰된 간헐적인 결함 형성에 의해 설명될 수 있습니다. 5wt% 그래핀 샘플의 경우, 테스트는 최대 6mAhcm−2까지 더 높은 면적 용량으로 확장되었습니다 ). 1, 3, 6mAhcm−2의 면적 용량의 경우, 100주기 후 용량 유지율은 각각 96%, 91%, 43%였습니다. 이 샘플들은 또한 100주기 후 99.6%, 99.3%, 99.4%의 좋은 CE를 제공했습니다. Si NP의 구조적 무결성에 대한 컨포멀 그래핀 코팅의 효과는 200주기 후 사후 주사 전자 현미경(SEM) 및 TEM 이미지 )를 통해 규명되었습니다. 200주기 후에도 5wt%-Gr–Si의 SEM 이미지는 명확한 입자 경계를 가진 개별 NP를 시각화했습니다. 대조적으로, 2wt%-AC–Si의 SEM 이미지는 고체 전해질 계면(SEI) 층이 과도하게 성장하여 개별 NP를 묻었음을 보여주었 (그림 4c 보충 그림 8 (그림 3e) in situ (보충 그림 8b (그림 4d

Part of HackerNoon's growing list of open-source research papers, promoting free access to academic material.

이 오디오는 이야기의 원래 언어로 제작되었습니다!

그래핀의 획기적인 발전으로 EV 배터리를 더 오래 지속시키고 더 많은 에너지를 저장할 수 있습니다.

About Author

코멘트

태그 걸기

이 기사는 다음에서 발표되었습니다.

Related Stories

작업 흐름을 10배 향상하는 방법: 17가지 필수 앱

성공적인 클라우드 마이그레이션을 위한 전체 가이드: 전략 및 모범 사례

Crypto Growth: 효과적인 사용자 페르소나 만들기

이 18가지 개발자 도구로 생산성을 높이세요 🚀🔥

작업 흐름을 10배 향상하는 방법: 17가지 필수 앱

성공적인 클라우드 마이그레이션을 위한 전체 가이드: 전략 및 모범 사례

Crypto Growth: 효과적인 사용자 페르소나 만들기

이 18가지 개발자 도구로 생산성을 높이세요 🚀🔥

Light-Mode

Classic

Newspaper

Minty

Dark-Mode

Neon Noir

Minty

HN StartUps