著者: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger 要旨 量子コンピュータは、量子力学の法則に従って情報を処理します。現在の量子ハードウェアはノイズが多く、情報を短時間しか保持できず、通常は平面接続で配置された少数の量子ビット、つまりキュービットに制限されています 。しかし、量子コンピューティングの多くのアプリケーションでは、単一の量子処理ユニット（QPU）で利用可能な数よりも多くのキュービットを持つ、ハードウェアが提供する平面格子よりも多くの接続性が必要です。コミュニティは、古典的な通信を使用してQPUを接続することによってこれらの制限に対処することを望んでいますが、これはまだ実験的に証明されていません。ここでは、エラー緩和された動的回路と回路切断を実験的に実現し、127個のキュービットを持つ2つのQPUにまたがる最大142個のキュービットを使用して、周期的な接続性を必要とする量子状態を作成します。これらのQPUは、古典的なリンクによってリアルタイムで接続されています。動的回路では、量子ゲートは、ミッドサーキット測定の実行結果に基づいて古典的に制御できます。つまり、キュービットのコヒーレンス時間のわずかな一部で制御できます。私たちのリアルタイム古典リンクにより、別のQPUでの測定結果に条件付けられた量子ゲートを一方のQPUで適用できます。さらに、エラー緩和された制御フローは、キュービットの接続性とハードウェアの命令セットを強化し、それによって量子コンピュータの汎用性を向上させます。私たちの仕事は、リアルタイムの古典的なリンクによって有効化されたエラー緩和された動的回路を使用して、複数の量子プロセッサを1つのシステムとして使用できることを実証しています。 1 メイン 量子コンピュータは、ユニタリ操作によって量子ビットにエンコードされた情報を処理します。しかし、量子コンピュータはノイズが多く、ほとんどの大規模アーキテクチャは物理的なキュービットを平面格子に配置しています。それにもかかわらず、エラー緩和を備えた現在のプロセッサは、127個のキュービットを持つハードウェアネイティブのイジングモデルをすでにシミュレートでき、古典的なコンピュータによる総当たりアプローチが苦労し始める規模で観測量を測定できます 。量子コンピュータの有用性は、さらなるスケーリングと限られたキュービット接続性の克服にかかっています。モジュールアプローチは、現在のノイズの多い量子プロセッサのスケーリング と、フォールトトレランスに必要な多数の物理キュービットの達成 にとって重要です。トラップイオンおよび中性原子アーキテクチャは、キュービットを物理的に輸送することによってモジュール性を実現できます , 。近い将来、超伝導キュービット でのモジュール性は、隣接するチップをリンクする短距離相互接続によって実現されます , 。 1 2 3 4 5 6 7 8 中期的には、マイクロ波領域で動作する長距離ゲートが、従来の長距離ケーブルを介して実行される可能性があります , , 。これにより、効率的なエラー訂正 に適した非平面キュービット接続性が実現されます。長期的な代替案は、マイクロ波から光学への変換 を利用した光学リンクでリモートQPUをエンタングルすることですが、これは私たちの知る限りまだ実証されていません。さらに、動的回路は、ミッドサーキット測定（MCM）を実行し、キュービットのコヒーレンス時間内にゲートを古典的に制御することによって、量子コンピュータの操作セットを拡張します。これらは、アルゴリズムの品質 とキュービットの接続性 を向上させます。これから示すように、動的回路は、古典的なリンクを介してリアルタイムでQPUを接続することによってモジュール性も可能にします。 9 10 11 3 12 13 14 私たちは、仮想ゲートをモジュールアーキテクチャで実装するために、仮想ゲートに基づく補完的なアプローチを採用しています。任意の場所にあるキュービットを接続し、準確率分解（QPD） , , を介してエンタングルメント統計を作成します。ローカル操作（LO）のみのスキーム と、古典通信（LOCC）で拡張されたスキーム を比較します。2キュービット設定で実証されたLOスキーム は、ローカル操作のみで複数の量子回路を実行する必要があります。対照的に、LOCCを実装するために、テレポート回路で仮想ベルペアを消費して2キュービットゲートを作成します , 。疎で平面的な接続性を持つ量子ハードウェアでは、任意のキュービット間のベルペアの作成には、長距離制御NOT（CNOT）ゲートが必要です。これらのゲートを回避するために、ローカル操作上のQPDを使用して、テレポートが消費するカットベルペアの結果を得ます。LOは古典的なリンクを必要としないため、LOCCよりも実装が簡単です。しかし、LOCCは単一のパラメーター化されたテンプレート回路しか必要としないため、LOよりもコンパイル効率が高く、QPDのコストはLOスキームのコストよりも低くなります。 15 16 17 16 17 18 19 20 私たちの研究は、4つの主要な貢献をしています。第一に、参考文献 の仮想ゲートを作成するために、複数のカットベルペアを作成するための量子回路とQPDを提示します。第二に、動的回路 での古典制御ハードウェアの遅延に起因するエラーを、動的デカップリングとゼロノイズ外挿 の組み合わせによって抑制および緩和します。第三に、これらの方法を利用して103ノードのグラフ状態に周期的な境界条件をエンジニアリングします。第四に、2つの別々のQPU間のリアルタイム古典接続を実証し、それによって分散QPUシステムが古典的なリンクを介して1つのシステムとして操作できることを実証します 。動的回路と組み合わせることで、これにより、両方のチップを単一の量子コンピュータとして操作でき、142個のキュービットにわたる両方のデバイスにまたがる周期的なグラフ状態をエンジニアリングすることによってこれを例証します。長距離ゲートを作成するためのパスを議論し、結論を提供します。 17 21 22 23 回路切断 キュービット数または接続性の制限により、ハードウェアで直接実行できない可能性のある大規模な量子回路を、ゲートを切断することによって実行します。回路切断は、複雑な回路を個別に実行できるサブ回路に分解します , , , , , 。ただし、実行する回路の数が増加します。これはサンプリングオーバーヘッドと呼びます。これらのサブ回路の結果は、元の回路の結果を生成するために古典的に再結合されます（ ）。 15 16 17 24 25 26 方法 私たちの研究の主な貢献の1つは、LOCCを使用した仮想ゲートの実装であるため、ローカル操作を使用して必要なカットベルペアを作成する方法を示します。ここでは、複数のカットベルペアがパラメーター化された量子回路によってエンジニアリングされます。これをカットベルペアファクトリと呼びます（図 ）。同じ時間に複数のペアを切断するには、より低いサンプリングオーバーヘッドが必要です 。カットベルペアファクトリは2つの分離した量子回路を形成するため、各サブ回路を長距離ゲートを持つキュービットの近くに配置します。結果のリソースは、テレポート回路で消費されます。たとえば、図 では、カットベルペアはキュービットペア（0, 1）と（2, 3）でCNOTゲートを作成するために消費されます（「 」セクションを参照）。 1b,c 17 1b カットベルペアファクトリ 、IBM Quantum System Twoアーキテクチャの描写。ここでは、2つの127キュービットのEagle QPUがリアルタイムの古典リンクで接続されています。各QPUは、ラック内の電子機器によって制御されています。両方のラックを厳密に同期させて、両方のQPUを1つのシステムとして操作します。 、LOCCを使用して、テレポート回路でカットベルペアを消費することにより、キュービットペア（ 0、 1）および（ 2、 3）で仮想CNOTゲートを実装するためのテンプレート量子回路。紫色の二重線は、リアルタイムの古典リンクに対応します。 、2つの同時カットベルペアのカットベルペアファクトリ 2( )。QPDは合計27個の異なるパラメーターセット a b q q q q c C θ i θ iを持っています。ここでは、 。 周期的な境界条件 Eagleプロセッサ のibm_kyivで、その物理的な接続性によって課される制限を超える、周期的な境界条件を持つグラフ状態| ⟩を構築します（「 」セクションを参照）。ここで、 は∣ ∣=103ノードを持ち、Eagleプロセッサの上部と下部のキュービット間の4つの長距離エッジ lr={(1, 95), (2, 98), (6, 102), (7, 97)}を必要とします（図 ）。各ノード ∈ でのノードスタビライザー と、各エッジ( , )∈ にわたる積 から形成されるエッジスタビライザーを測定します。これらのスタビライザーから、エンタングルメント証人 を構築します。これは、エッジ( , )∈ にわたって二部エンタングルメントが存在する場合、負になります（参考文献 ）（「 」セクションを参照）。私たちは、仮想ゲートで再現したいリソースである二部エンタングルメントに焦点を当てます。2つ以上の当事者間のエンタングルメントの証人を測定すると、非仮想ゲートと測定の品質のみが測定され、仮想ゲートの影響が不明瞭になります。 1 G グラフ状態 G V E 2a i V Si i j E SiSj i j E 27 エンタングルメント証人 、ヘキサゴングラフは、青色で強調表示されたエッジ（1, 95）、（2, 98）、（6, 102）、および（7, 97）によってチューブ状に折りたたまれています。これらのエッジを切断します。 、ノードスタビライザー （上部）と証人 、（下部）、長距離エッジに近いノードの1標準偏差。垂直破線は、カットエッジからの距離ごとにスタビライザーと証人をグループ化します。 、スタビライザーエラーの累積分布関数。星は、長距離ゲートによって実装されたエッジを持つノードスタビライザー を示します。ドロップエッジベンチマーク（破線赤線）では、長距離ゲートは実装されておらず、星印のスタビライザーは単位エラーになります。灰色の領域は、カットによって影響を受けるノードスタビライザーに対応する確率質量です。 – 、2次元レイアウトでは、緑色のノードは、カットエッジを示すためにノード95、98、102、および97を複製します。 の青色のノードは、カットベルペアを作成するためのキュービットリソースです。ノード の色は、測定されたスタビライザーの絶対誤差∣ −1∣であり、カラーバーで示されています。エッジが黒色なのは、99%の信頼レベルでエンタングルメント統計が検出された場合、紫色なのは検出されなかった場合です。 では、長距離ゲートはSWAPゲートで実装されます。 では、同じゲートがLOCCで実装されます。 では、それらはまったく実装されていません。 a b Sj c Sj d f e i Si d e f 3つの異なる方法を使用して| ⟩を準備します。ハードウェアネイティブエッジは常にCNOTゲートで実装されますが、周期的な境界条件は（1）SWAPゲート、（2）LOCC、（3）LOを使用して格子全体に接続されます。LOCCとLOの主な違いは、2 個の測定結果のフィードバック操作であり、 はカットの数です。22 個のケースのそれぞれが、適切なキュービットで ゲートおよび/または ゲートの固有の組み合わせをトリガーします。測定結果の取得、対応するケースの決定、およびそれに基づいたアクションは、制御ハードウェアによってリアルタイムで実行され、固定の追加遅延が発生します。この遅延に起因するエラーを、ゼロノイズ外挿 および千鳥配置動的デカップリング , （「 」セクションを参照）によって緩和および抑制します。 G n n n X Z 22 21 28 エラー緩和された量子回路スイッチ命令 SWAP、LOCC、およびLO実装の| ⟩を、長距離ゲートを除いたハードウェアネイティブグラフ状態 ′=( , ′)でベンチマークします。つまり、 ′= lr。したがって、| ′⟩を準備する回路は、Eagleプロセッサのヘビーヘキサゴナルトポロジーに従う3層に配置された112個のCNOTゲートしか必要としません。この回路は、| ′⟩を実装するように設計されているため、| ⟩のノードおよびエッジスタビライザーを、カットゲート上のノードで測定すると大きなエラーを報告します。このハードウェアネイティブベンチマークをドロップエッジベンチマークと呼びます。スワップベースの回路は、長距離エッジ lrを作成するために追加の262個のCNOTゲートを必要とし、測定されたスタビライザーの値を劇的に減少させます（図 ）。対照的に、 lrの長距離エッジのLOCCおよびLO実装は、SWAPゲートを必要としません。カットゲートに関与しないノードのノードおよびエッジスタビライザーのエラーは、ドロップエッジベンチマークに密接に従います（図 ）。逆に、仮想ゲートが関与するスタビライザーは、ドロップエッジベンチマークおよびスワップ実装よりもエラーが少なくなります（図 、星マーカー）。全体的な品質指標として、まずノードスタビライザーの絶対誤差の合計、つまり∑ ∈ ∣ −1∣（拡張データ表 ）を報告します。大きなSWAPオーバーヘッドが44.3の合計絶対誤差の原因です。ドロップエッジベンチマークの13.1エラーは、4つのカット（図 、星マーカー）にある8つのノードによって支配されています。対照的に、LOおよびLOCCエラーはMCMの影響を受けます。LOCCがLOよりも1.9多くエラーが発生するのは、テレポート回路とカットベルペアの遅延とCNOTゲートによるものとします。SWAPベースの結果では、 は、99%の信頼レベルで116エッジのうち35エッジにわたってエンタングルメントを検出しません（図 ）。LOおよびLOCC実装の場合、 は、99%の信頼レベルですべてのエッジ にわたる二部エンタングルメントの統計を検証します（図 ）。これらの指標は、仮想長距離ゲートがSWAPへの分解よりも少ないエラーでスタビライザーを生成することを示しています。さらに、それらはエンタングルメント統計を検証するのに十分な低さで分散を維持します。 G G V E E EE G G G E 2b–d E 2b,c 2c i V Si 1 2c 2b,d G 2e 2つのQPUを1つとして操作する 次に、127個のキュービットを持つ2つのEagle QPUを、リアルタイムの古典的な接続を介して単一のQPUに結合します。デバイスを単一の、より大きなプロセッサとして操作することは、より大きなキュービットレジスタにまたがる量子回路を実行することを含みます。ユニタリゲートと測定がマージされたQPUで同時に実行されることに加えて、両方のデバイスのキュービットに作用するゲートを実行するために動的回路を使用します。これは、システム全体での測定結果の収集と制御フローの決定に必要な、物理的に分離された機器間の厳密な同期と高速な古典通信によって可能になります 。 29 図 に示すように、両方のQPUを蛇行するヘビーヘキサゴンリングから構築された134個のキュービット上のグラフ状態をエンジニアリングすることによって、このリアルタイム古典接続をテストします。これらのリングは、高品質のグラフ状態を確保するために、2レベルシステムと読み出しの問題があるキュービットを除外することによって選択されました。このグラフは3次元でリングを形成し、LOとLOCCで実装する4つの長距離ゲートを必要とします。以前と同様に、LOCCプロトコルは、カットゲートごとに2つの追加のキュービットをカットベルペアに必要とします。前のセクションと同様に、両方のQPUにまたがるエッジを実装しないグラフをベンチマークします。2つのデバイス間に量子リンクがないため、SWAPゲートを使用したベンチマークは不可能です。LOとLOCCでグラフを実装すると、すべてのエッジが99%の信頼レベルで二部エンタングルメントの統計を示します。さらに、LOおよびLOCCスタビライザーは、長距離ゲートの影響を受けないノードでは、ドロップエッジベンチマークと同じ品質を持っています（図 ）。長距離ゲートの影響を受けるスタビライザーは、ドロップエッジベンチマークと比較してエラーが大幅に削減されます。ノードスタビライザーの絶対誤差の合計∑ ∈ ∣ −1∣は、ドロップエッジベンチマーク、LOCC、およびLOでそれぞれ21.0、19.2、12.6です。以前と同様に、LOCCがLOよりも6.6多くエラーが発生するのは、テレポート回路とカットベルペアの遅延とCNOTゲートによるものとします。LOCCの結果は、2つのサブ回路がリアルタイムの古典リンクで接続された動的量子回路が、2つの別個のQPUで実行できることを示しています。LOの結果は、サブ回路を連続して実行できるため、実行時間の追加の2倍のコストで、127個のキュービットを持つ単一デバイスで取得できます。 3 3c i V Si 、3次元で示された周期的な境界を持つグラフ状態。青色のエッジはカットエッジです。 、単一デバイスとして操作される2つのEagle QPUのカップリングマップ、254個のキュービット。紫色のノードは、 のグラフ状態を形成するキュービットであり、青色のノードはカットベルペアに使用されます。 , 、スタビライザー（ ）とエッジ証人（ ）の絶対誤差、LOCC（実線緑）とLO（実線オレンジ）で実装され、ドロップエッジベンチマークグラフ（点線赤）で のグラフ状態の場合。 と では、星はカットの影響を受けるスタビライザーとエッジ証人を示します。 と では、灰色の領域は、それぞれノードスタビライザーとエッジ証人に影響を与える確率質量です。 と では、LO実装がドロップエッジベンチマークを上回っていることがわかります。これは、これらのデータがベンチマークとLOCCデータとは異なる日に取得されたため、デバイスの状態が良好であると説明できます。 a b a c d c d a c d c d c d 考察と結論 LOとLOCCを使用して長距離ゲートを実装します。これらのゲートを使用して、103ノードの平面格子に周期的な境界条件をエンジニアリングし、2つのEagleプロセッサをリアルタイムで接続して134個のキュービットでグラフ状態を作成し、単一チップの能力を超えます。ここでは、動的回路のスケーラブルな特性を強調するために、グラフ状態をアプリケーションとして実装することを選択しました。私たちのカットベルペアファクトリは、参考文献 で提示されたLOCCスキームを可能にします。LOおよびLOCCプロトコルの両方で、ハードウェアネイティブベンチマークに密接に一致する高品質の結果が得られます。回路切断は、測定された観測量の分散を増加させます。統計テストで示されているように、LOおよびLOCCスキームの両方で分散を制御下に保つことができます。測定された分散の詳細な議論は、 にあります。 17 補足情報 QPDからの分散増加は、サンプリングオーバーヘッドの削減に研究が焦点を当てている理由です。最近、複数の2キュービットゲートを並列に切断すると、LOCCと同じサンプリングオーバーヘッドで最適なLO QPDが得られることが示されましたが、追加のアンシラキュービットとリセットが必要になる場合があります , 。LOCCでは、QPDはベルペアを切断するためだけに必要です。このコストのかかるQPDは、複数のチップにわたってエンタングルメントを分散させることによって削除できます（つまり、ショットオーバーヘッドなし） , 。近〜中期では、これは従来のケーブルを介したマイクロ波領域でのゲート操作 , , によって行うことができます。または、長期的には、光学-マイクロ波変換 , , によって行うことができます。エンタングルメント分散は通常ノイズが多く、最大にエンタングルされていない状態になる可能性があります。しかし、ゲートテレポートは最大にエンタングルされたリソースを必要とします。それにもかかわらず、最大にエンタングルされていない状態は、QPDのサンプリングコスト を削減する可能性があり、最大にエンタングルされていない状態の複数のコピーは、量子回路の実行中、またはリセットで最大250μsにもなる可能性のある連続ショット間の遅延中に、テレポート用の純粋な状態に蒸留できる可能性があります 30 31 32 33 10 34 35 36 37 38 39
