```html 著者: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger 概要 量子コンピュータは、量子力学の法則に従って情報を処理します。現在の量子ハードウェアはノイズが多く、情報を短時間しか保持できず、通常は平面接続で配置された少数の量子ビット、つまりキュービットに限定されています 。しかし、量子コンピューティングの多くのアプリケーションでは、単一の量子プロセッシングユニット（QPU）で利用可能な数よりも多くのキュービットと、ハードウェアが提供する平面格子よりも多くの接続性が必要です。コミュニティは、古典的な通信を使用してQPUを接続することで、これらの制限に対処することを望んでいますが、これはまだ実験的に証明されていません。ここでは、エラー緩和された動的回路と回路切断を実験的に実現し、127個のキュービットをそれぞれ持つ2つのQPUにまたがる最大142個のキュービットを使用して、周期的な接続性を必要とする量子状態を作成します。これらのQPUは、古典的なリンクでリアルタイムで接続されています。動的回路では、量子ゲートは、キュービットのコヒーレンス時間の数分の1である中間回路測定の結果に基づいて、実行時に古典的に制御できます。私たちのリアルタイム古典リンクにより、別のQPUでの測定結果に基づいて、一方のQPUで量子ゲートを適用できます。さらに、エラー緩和された制御フローは、キュービットの接続性とハードウェアの命令セットを強化し、それによって量子コンピュータの汎用性を高めます。私たちの研究は、リアルタイムの古典的なリンクによって可能になるエラー緩和された動的回路を使用して、いくつかの量子プロセッサを1つとして使用できることを示しています。 1 メイン 量子コンピュータは、ユニタリ演算でエンコードされた情報を処理します。しかし、量子コンピュータはノイズが多く、ほとんどの大型アーキテクチャは物理的なキュービットを平面格子に配置しています。それにもかかわらず、エラー緩和を備えた現在のプロセッサは、127個のキュービットを持つハードウェアネイティブのイジングモデルをすでにシミュレートでき、古典コンピュータでの総当たりアプローチが苦労し始める規模で観測量を測定できます 。量子コンピュータの有用性は、さらなるスケーリングと、それらの限られたキュービット接続性の克服にかかっています。モジュラーアプローチは、現在のノイズの多い量子プロセッサのスケーリング と、フォールトトレランスに必要な多数の物理キュービットの達成 >のために重要です。トラップドイオンおよび中性原子アーキテクチャは、キュービットを物理的に輸送することによってモジュラー性を実現できます , 。当面の間、超伝導キュービット のモジュラー性は、隣接するチップをリンクする短距離相互接続によって実現されます , 。 1 2 3 4 5 6 7 8 中期的には、マイクロ波領域で動作する長距離ゲートが、従来の長距離ケーブル , , を介して実行される可能性があります。これにより、効率的なエラー訂正 >に適した非平面キュービット接続性が可能になります。長期的な代替手段は、マイクロ波から光学への変換 >を利用した光学リンクを使用してリモートQPUをエンタングルすることですが、私たちの知る限り、これはまだ実証されていません。さらに、動的回路は、中間回路測定（MCM）を実行し、キュービットのコヒーレンス時間内にゲートを古典的に制御することによって、量子コンピュータの操作セットを拡張します。それらはアルゴリズムの品質 >とキュービットの接続性 >を強化します。これから示すように、動的回路は、古典的なリンクを介してリアルタイムでQPUを接続することによってモジュラー性も可能にします。 9 10 11 3 12 13 14 私たちは、モジュラーアーキテクチャで長距離相互作用を実装するために、仮想ゲートに基づいた補完的なアプローチを採用しています。私たちは、任意の場所にあるキュービットを接続し、準確率分解（QPD） , , >を介してエンタングルメント統計を作成します。ローカル操作（LO）のみのスキーム >と、古典通信（LOCC）で拡張されたスキーム >を比較します。LOスキームは、2キュービット設定 >で実証され、ローカル操作のみで複数の量子回路を実行する必要があります。対照的に、LOCCを実装するために、テレポート回路で仮想ベルペアを消費して2キュービットゲートを作成します , 。疎で平面的な接続性を持つ量子ハードウェアでは、任意のキュービット間でベルペアを作成するには、長距離制御NOT（CNOT）ゲートが必要です。これらのゲートを回避するために、ローカル操作でのQPDを使用し、テレポートが消費するカットベルペアを生成します。LOは古典的なリンクを必要としないため、LOCCよりも実装が簡単です。ただし、LOCCは1つのパラメーター化されたテンプレート回路しか必要としないため、LOよりもコンパイル効率が高く、QPDのコストはLOスキームのコストよりも低くなります。 15 16 17 16 17 18 19 20 私たちの研究は、4つの主要な貢献をしています。第一に、参考文献[17]の仮想ゲートを実装するために、複数のカットベルペアを作成するための量子回路とQPDを提示します。第二に、動的回路における古典制御ハードウェアの遅延に起因するエラーを、ダイナミカルデカップリングとゼロノイズ外挿 >の組み合わせで抑制および緩和します。第三に、これらの方法を利用して、103ノードのグラフ状態に周期的境界条件をエンジニアリングします。第四に、2つの別々のQPU間のリアルタイム古典接続を実証し、それによって、古典的なリンクを介して分散QPUのシステムを1つとして操作できることを実証します 。動的回路と組み合わせることで、これら2つのチップを単一の量子コンピュータとして操作できるようになり、2つのデバイスにまたがる142個のキュービットで周期的なグラフ状態をエンジニアリングすることによってこれを例示します。長距離ゲートを作成するためのパスを提示し、結論を述べます。 22 23 回路切断 キュービット数や接続性の制限によりハードウェアで直接実行できない可能性のある大規模な量子回路を、ゲートを切断することによって実行します。回路切断は、複雑な回路を個別に実行できるサブ回路に分解します , , , , , 。しかし、実行しなければならない回路の数が増加します。これをサンプリングオーバーヘッドと呼びます。これらのサブ回路の結果は、元の回路の結果を生成するために古典的に再結合されます（ ）。 15 16 17 24 25 26 方法 私たちの研究の主な貢献の1つはLOCCを使用した仮想ゲートの実装であるため、ローカル操作を使用して必要なカットベルペアを作成する方法を示します。ここでは、複数のカットベルペアは、パラメータ化された量子回路（図 でカットベルペアファクトリと呼ぶ）によってエンジニアリングされます。同時に複数のペアを切断すると、サンプリングオーバーヘッドが低下します 。カットベルペアファクトリは2つの分離した量子回路を形成するため、各サブ回路を長距離ゲートを持つキュービットの近くに配置します。結果のリソースは、テレポート回路で消費されます。たとえば、図 では、カットベルペアはキュービットペア（0, 1）と（2, 3）でCNOTゲートを作成するために消費されます（「 」セクションを参照）。 1b,c 17 1b カットベルペアファクトリ 、IBM Quantum System Twoアーキテクチャの描写。ここでは、2つの127キュービットのEagle QPUがリアルタイムの古典リンクで接続されています。各QPUは、ラック内の電子機器によって制御されます。両方のラックを厳密に同期させて、両方のQPUを1つとして操作します。 、LOCCを使用して、テレポート回路でカットベルペアを消費することにより、キュービットペア（ 0, 1）および（ 2, 3）で仮想CNOTゲートを実装するためのテンプレート量子回路。紫色の二重線はリアルタイムの古典リンクに対応します。 、2つの同時カットベルペアのカットベルペアファクトリ 2( )。QPDは合計27個の異なるパラメータセット を持ちます。ここでは、。 a b q q q q c C θ i θ i 周期的境界条件 Eagleプロセッサ のibm_kyiv上で、その物理的接続性によって課される制限を超えて、周期的境界条件を持つグラフ状態| ⟩を構築します（「 」セクションを参照）。ここでは、 は103個のノードを持ち、Eagleプロセッサの上下のキュービット間（図 ）に4つの長距離エッジ lr = {(1, 95), (2, 98), (6, 102), (7, 97)}を必要とします。各ノード ∈ のノードスタビライザー と、各エッジ（ , ）∈ での積 から形成されるエッジスタビライザーを測定します。これらのスタビライザーから、エンタングルメント証人 を構築します。これは、エッジ（ , ）∈ に二部エンタングルメントが存在する場合に負になります（参考文献[27]）（「 」セクションを参照）。仮想ゲートで再現したいリソースであるため、二部エンタングルメントに焦点を当てます。2つ以上の当事者間のエンタングルメントの証人を測定すると、仮想ゲートではないゲートと測定の品質のみが測定されるため、仮想ゲートの影響が不明確になります。 1 G グラフ状態 G 2a E i V Si i j E SiSj i j E エンタングルメント証人 、ヘキサゴナルグラフは、青色で強調表示されたエッジ（1, 95）、（2, 98）、（6, 102）、および（7, 97）によってチューブ状に折りたたまれています。これらのエッジを切断します。 、ノードスタビライザー （上部）および証人 、（下部）、長距離エッジに近いノードおよびエッジの標準偏差。垂直破線は、切断されたエッジからの距離でスタビライザーと証人をグループ化します。 、スタビライザーエラーの累積分布関数。星は、エッジが長距離ゲートで実装されているノードスタビライザー を示します。ドロップエッジベンチマーク（破線赤線）では、長距離ゲートは実装されておらず、星印のスタビライザーは単位エラーになります。灰色の領域は、カットの影響を受けたノードスタビライザーに対応する確率質量です。 – 、2次元レイアウトでは、緑色のノードはノード95、98、102、97を複製してカットされたエッジを示します。 の青色のノードは、カットベルペアを作成するためのキュービットリソースです。ノード の色は、測定されたスタビライザーの絶対誤差| −1|であり、カラーバーで示されています。エッジが黒色なのは、99%の信頼レベルでエンタングルメント統計が検出された場合、紫色なのは検出されなかった場合です。 では、長距離ゲートはSWAPゲートで実装されています。 では、同じゲートがLOCCで実装されています。 では、実装されていません。 a b Sj c Sj d f e i Si d e f 3つの異なる方法で| ⟩を準備します。ハードウェアネイティブエッジは常にCNOTゲートで実装されますが、周期的境界条件はSWAPゲート（1）、LOCC（2）、およびLO（3）で実装され、格子全体にキュービットを接続します。LOCCとLOの主な違いは、2 個の測定結果に依存する単一キュービットゲートで構成されるフィードフォワード操作です。ここで、 はカットの数です。22 個のケースのそれぞれが、適切なキュービットに対する ゲートおよび/または ゲートの一意の組み合わせをトリガーします。測定結果の取得、対応するケースの決定、およびそれに基づくアクションは、制御ハードウェアによってリアルタイムで実行され、固定の追加遅延が発生します。この遅延に起因するエラーを、ゼロノイズ外挿 >およびスタガードダイナミカルデカップリング , >（「 」セクションを参照）で緩和および抑制します。 G n n n X Z 22 21 28 エラー緩和量子回路スイッチ命令 SWAP、LOCC、およびLO実装の| ⟩を、長距離ゲートを除いたハードウェアネイティブグラフ状態 ′ = ( , ′)でベンチマークします。つまり、 ′ = lr。したがって、| ′⟩を準備する回路は、Eagleプロセッサのヘキサゴナルトポロジーに従う3層の112個のCNOTゲートのみを必要とします。この回路は、| ⟩のノードおよびエッジスタビライザーを、カットゲート上のノードで測定する場合に大きなエラーを報告します。これは、| ′⟩を実装するように設計されているためです。このハードウェアネイティブベンチマークをドロップエッジベンチマークと呼びます。スワップベースの回路は、長距離エッジ lrを作成するために追加の262個のCNOTゲートを必要とし、測定されたスタビライザーの値を劇的に低下させます（図 ）。対照的に、 lrのエッジのLOCCおよびLO実装では、SWAPゲートは必要ありません。カットゲートに関与しないノードのノードおよびエッジスタビライザーのエラーは、ドロップエッジベンチマークに密接に従います（図 ）。逆に、仮想ゲートに関与するスタビライザーは、ドロップエッジベンチマークおよびスワップ実装よりもエラーが少なくなります（図 、星印）。全体的な品質指標として、まずノードスタビライザーの絶対誤差の合計、つまり∑ ∈ ∣ −1∣を報告します（拡張データ表 ）。大きなSWAPオーバーヘッドが44.3の合計絶対誤差の原因です。ドロップエッジベンチマークの13.1エラーは、4つのカット上の8つのノードによって支配されています（図 、星印）。対照的に、LOおよびLOCCエラーはMCMの影響を受けます。LOCCがLOよりも1.9追加エラーが発生するのは、テレポート回路とカットベルペアの遅延とCNOTゲートに起因すると考えられます。SWAPベースの結果では、= 99%の信頼レベルで35/116エッジにエンタングルメントを検出しません（図 ）。LOおよびLOCC実装では、= 99%の信頼レベルで のすべてのエッジにわたる二部エンタングルメントの統計を検証します（図 ）。これらの指標は、仮想長距離ゲートが、SWAPに分解したものよりもエラーの少ないスタビライザーを生成することを示しています。さらに、それらはエンタングルメント統計を検証するのに十分な低さで分散を維持します。 G G V E E EE G G G E 2b–d E 2b,c 2c i V Si 1 2c 2b,d G 2e 2つのQPUを1つとして操作する 次に、127個のキュービットを持つ2つのEagle QPUを、リアルタイムの古典的な接続を介して単一のQPUに結合します。デバイスを単一の、より大きなプロセッサとして操作することは、より大きなキュービットレジスタにまたがる量子回路を実行することを含みます。ユニタリゲートと測定がマージされたQPUで同時に実行されることに加えて、動的回路を使用して両方のデバイスのキュービットに作用するゲートを実行します。これは、システム全体での測定結果の収集と制御フローの決定に必要な、物理的に分離された機器間の厳密な同期と高速な古典通信によって可能になります 。 29 両方のQPUを通過するヘキサゴナルリングで構築された134個のキュービットでグラフ状態をエンジニアリングすることにより、このリアルタイム古典接続をテストします（図 ）。これらのリングは、高品質のグラフ状態を確保するために、2レベルシステムと読み出しの問題を抱えるキュービットを除外することによって選択されました。このグラフは3次元でリングを形成し、LOおよびLOCCで実装する4つの長距離ゲートを必要とします。前述のように、LOCCプロトコルはカットゲートごとに2つの追加キュービットをカットベルペア用に必要とします。前述のセクションと同様に、両方のQPUにまたがるエッジを実装しないグラフに対する結果をベンチマークします。2つのデバイス間に量子リンクがないため、SWAPゲートを使用したベンチマークは不可能です。LOおよびLOCCでグラフを実装すると、すべてのエッジが99%の信頼レベルで二部エンタングルメントの統計を示します。さらに、LOおよびLOCCスタビライザーは、長距離ゲートの影響を受けないノードでは、ドロップエッジベンチマークと同等の品質です（図 ）。長距離ゲートの影響を受けるスタビライザーは、ドロップエッジベンチマークと比較してエラーが大幅に削減されます。ノードスタビライザーの絶対誤差の合計 ∑ ∈ ∣ −1∣は、ドロップエッジベンチマーク、LOCC、およびLOでそれぞれ21.0、19.2、12.6です。前述のように、LOCCがLOよりも6.6追加エラーが発生するのは、テレポート回路とカットベルペアの遅延とCNOTゲートに起因すると考えられます。LOCCの結果は、2つのサブ回路がリアルタイムの古典リンクで接続された動的量子回路が、それ以外は分離された2つのQPUで実行できることを示しています。LOの結果は、サブ回路を連続して実行できるため、実行時間に2倍のコストがかかるものの、127個のキュービットを持つ単一デバイスで取得できます。 3 3c i V Si 、3次元で示された周期的境界を持つグラフ状態。青いエッジはカットされたエッジです。 、単一デバイスとして操作される2つのEagle QPUのカップリングマップ（254キュービット）。紫色のノードは のグラフ状態を形成するキュービットであり、青色のノードはカットベルペアに使用されます。 , 、スタビライザー（ ）およびエッジ証人（ ）の絶対誤差（LOCC（実線緑）およびLO（実線オレンジ）で実装）、およびドロップエッジベンチマークグラフ（点線赤）について、 のグラフ状態に対するもの。 と では、星はカットの影響を受けたスタビライザーとエッジ証人を示します。 と では、灰色の領域は、それぞれカットの影響を受けたノードスタビライザーとエッジ証人に対応する確率質量です。 と では、LO実装がドロップエッジベンチマークを上回ることがわかります。これは、これらのデータがベンチマークおよびLOCCデータとは別の日に取得されたため、デバイス条件が良好であるためであると説明できます。 a b a c d c d a c d c d c d 考察と結論 LOおよびLOCCを使用して長距離ゲートを実装します。これらのゲートを使用して、103ノードの平面格子に周期的境界条件をエンジニアリングし、2つのEagleプロセッサをリアルタイムで接続して134個のキュービットでグラフ状態を作成し、単一チップの能力を超えています。ここでは、動的回路のスケーラブルな特性を強調するために、グラフ状態をアプリケーションとして実装することを選択しました。私たちのカットベルペアファクトリは、参考文献[17]で提示されたLOCCスキームを可能にします。LOおよびLOCCプロトコルの両方が、ハードウェアネイティブベンチマークに密接に一致する高品質の結果を提供します。回路切断は測定された観測量の分散を増加させます。証人に関する統計的テストが示すように、LOおよびLOCCスキームの両方で分散を制御下に置くことができます。測定された分散の詳細については、 を参照してください。 補足情報 QPDによる分散増加は、サンプリングオーバーヘッドの削減に研究が焦点を当てている理由です。最近、複数の2キュービットゲートを並列に切断すると、LO QPDがLOCCと同じサンプリングオーバーヘッドで最適化されることが示されましたが、追加のアンシラキュービットとリセットが必要になる場合があります , 。LOCCでは、QPDはベルペアを切断するためだけに必要です。このコストのかかるQPDは、複数のチップにエンタングルメントを分散させることによって削除できます（つまり、ショットオーバーヘッドなし） , 。短期的および中期的には、これは従来のケーブル , , >を介してマイクロ波領域でゲートを操作することによって行うことができます。長期的には、光学-マイクロ波変換 , , >によって行うことができます。エンタングルメント分布は通常ノイズが多く、非最大エンタングル状態につながる可能性があります。しかし、ゲートテレポートは最大エンタングルリソースを必要とします。それにもかかわらず、非最大エンタングル状態は、QPDのサンプリングコスト >を削減し、非最大エンタングル状態の複数のコピーを、量子回路の実行中またはショット間遅延中（リセットの場合、最大250μsになる可能性がある）にテレポート用の純粋状態に蒸留できる可能性があります 。これらの設定と組み合わせることで、エラー緩和および抑制された動的回路は、回路切断のサンプリングオーバーヘッドなしでモジュラー量子コンピューティングアーキテクチャを可能にします。 30 31 32 33 10 34 35 36 37 38 39 41 アプリケーション設定では、回路切断はハミルトニアンシミュレーション > 42
