```html लेखक: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger सारांश क्वांटम कंप्यूटर क्वांटम यांत्रिकी के नियमों से सूचना संसाधित करते हैं। वर्तमान क्वांटम हार्डवेयर शोरगुल वाला है, जानकारी को थोड़े समय के लिए ही संग्रहीत कर सकता है और कुछ क्वांटम बिट्स, यानी क्यूबिट्स तक सीमित है, जो आम तौर पर एक प्लानर कनेक्टिविटी में व्यवस्थित होते हैं। हालांकि, क्वांटम कंप्यूटिंग के कई अनुप्रयोगों में हार्डवेयर द्वारा पेश किए गए प्लानर जाली की तुलना में अधिक कनेक्टिविटी और एक एकल क्वांटम प्रोसेसिंग यूनिट (QPU) पर उपलब्ध क्यूबिट्स की तुलना में अधिक क्यूबिट्स की आवश्यकता होती है। समुदाय को शास्त्रीय संचार का उपयोग करके QPU को जोड़कर इन सीमाओं को दूर करने की उम्मीद है, जिसे अभी तक प्रयोगात्मक रूप से साबित नहीं किया गया है। यहां हम त्रुटि-शमन गतिशील सर्किट और सर्किट कटिंग का प्रयोगात्मक रूप से एहसास करते हैं ताकि आवधिक कनेक्टिविटी की आवश्यकता वाले क्वांटम राज्यों को 142 क्यूबिट्स तक का उपयोग करके बनाया जा सके, जिसमें प्रत्येक में 127 क्यूबिट्स वाले दो QPU शामिल हैं, जो एक शास्त्रीय लिंक के साथ वास्तविक समय में जुड़े हुए हैं। एक गतिशील सर्किट में, क्वांटम गेट्स को मिड-सर्किट मापन के परिणामों द्वारा रन-टाइम के भीतर, यानी क्यूबिट्स के सामंजस्य समय के एक अंश के भीतर, शास्त्रीय रूप से नियंत्रित किया जा सकता है। हमारा वास्तविक-समय शास्त्रीय लिंक हमें एक QPU पर दूसरे QPU पर माप के परिणाम के आधार पर एक क्वांटम गेट लागू करने में सक्षम बनाता है। इसके अलावा, त्रुटि-शमन नियंत्रण प्रवाह क्यूबिट कनेक्टिविटी और हार्डवेयर के निर्देश सेट को बढ़ाता है, जिससे हमारे क्वांटम कंप्यूटरों की बहुमुखी प्रतिभा बढ़ जाती है। हमारा काम दर्शाता है कि हम वास्तविक समय शास्त्रीय लिंक द्वारा सक्षम त्रुटि-शमन गतिशील सर्किट के साथ कई क्वांटम प्रोसेसर को एक के रूप में उपयोग कर सकते हैं। 1 मुख्य क्वांटम कंप्यूटर यूनिटरी ऑपरेशनों के साथ क्वांटम बिट्स में एन्कोड की गई जानकारी को संसाधित करते हैं। हालांकि, क्वांटम कंप्यूटर शोरगुल वाले होते हैं और अधिकांश बड़े पैमाने की आर्किटेक्चर भौतिक क्यूबिट्स को एक प्लानर जाली में व्यवस्थित करती हैं। फिर भी, त्रुटि शमन वाले वर्तमान प्रोसेसर पहले से ही 127 क्यूबिट्स के हार्डवेयर-नेटिव आइज़िंग मॉडल का अनुकरण कर सकते हैं और इस पैमाने पर अवलोकन को माप सकते हैं जहां शास्त्रीय कंप्यूटरों के साथ ब्रूट-फोर्स दृष्टिकोण संघर्ष करना शुरू करते हैं । क्वांटम कंप्यूटरों की उपयोगिता आगे स्केलिंग और उनकी सीमित क्यूबिट कनेक्टिविटी पर काबू पाने पर निर्भर करती है। वर्तमान शोरगुल वाले क्वांटम प्रोसेसर को स्केल करने और दोष सहनशीलता के लिए आवश्यक भौतिक क्यूबिट्स की बड़ी संख्या प्राप्त करने के लिए एक मॉड्यूलर दृष्टिकोण महत्वपूर्ण है। ट्रैप्ड आयन और तटस्थ परमाणु आर्किटेक्चर भौतिक रूप से क्यूबिट्स को परिवहन करके मॉड्यूलरिटी प्राप्त कर सकते हैं , । निकट भविष्य में, सुपरकंडक्टिंग क्यूबिट्स में मॉड्यूलरिटी को आसन्न चिप्स को जोड़ने वाले छोटी दूरी के इंटरकनेक्ट्स , द्वारा प्राप्त किया जाता है। 1 2 3 4 5 6 7 8 मध्यम अवधि में, माइक्रोवेव शासन में काम करने वाले लंबी दूरी के गेट पारंपरिक केबल , , पर किए जा सकते हैं। यह कुशल त्रुटि सुधार के लिए उपयुक्त गैर-प्लानर क्यूबिट कनेक्टिविटी को सक्षम करेगा। एक दीर्घकालिक विकल्प माइक्रोवेव से ऑप्टिकल ट्रांसडक्शन का लाभ उठाने वाले ऑप्टिकल लिंक का उपयोग करके दूरस्थ QPU को उलझाना है , जिसे हमारी जानकारी के अनुसार अभी तक प्रदर्शित नहीं किया गया है। इसके अलावा, गतिशील सर्किट मिड-सर्किट मापन (MCMs) करके और क्यूबिट्स के सामंजस्य समय के भीतर एक गेट को शास्त्रीय रूप से नियंत्रित करके क्वांटम कंप्यूटर के संचालन के सेट का विस्तार करते हैं। वे एल्गोरिथम गुणवत्ता और क्यूबिट कनेक्टिविटी को बढ़ाते हैं। जैसा कि हम दिखाएंगे, गतिशील सर्किट वास्तविक समय में शास्त्रीय लिंक के माध्यम से QPU को जोड़कर मॉड्यूलरिटी को भी सक्षम करते हैं। 9 10 11 3 12 13 14 हम एक मॉड्यूलर आर्किटेक्चर में लंबी दूरी की अंतःक्रियाओं को लागू करने के लिए आभासी गेट्स पर आधारित एक पूरक दृष्टिकोण अपनाते हैं। हम मनमाने स्थानों पर क्यूबिट्स को जोड़ते हैं और एक अर्ध-संभाव्यता अपघटन (QPD) , , के माध्यम से जुड़ाव के आंकड़े बनाते हैं। हम एक स्थानीय संचालन (LO) केवल योजना की तुलना एक शास्त्रीय संचार (LOCC) द्वारा संवर्धित योजना से करते हैं। दो-क्यूबिट सेटिंग में प्रदर्शित LO योजना, केवल स्थानीय संचालन के साथ कई क्वांटम सर्किट निष्पादित करने की आवश्यकता होती है। इसके विपरीत, LOCC को लागू करने के लिए, हम दो-क्यूबिट गेट बनाने के लिए टेलीपोर्टेशन सर्किट में आभासी बेल जोड़े का उपभोग करते हैं , । विरल और प्लानर कनेक्टिविटी वाले क्वांटम हार्डवेयर पर, किन्हीं भी क्यूबिट्स के बीच एक बेल जोड़ा बनाने के लिए एक लंबी दूरी के कंट्रोल्ड-नॉट (CNOT) गेट की आवश्यकता होती है। इन गेटों से बचने के लिए, हम स्थानीय संचालन पर एक QPD का उपयोग करते हैं जिससे कट बेल जोड़े बनते हैं जिनका टेलीपोर्टेशन उपभोग करता है। LO को शास्त्रीय लिंक की आवश्यकता नहीं होती है और इसलिए यह LOCC की तुलना में लागू करने में सरल है। हालांकि, जैसा कि LOCC को केवल एक पैरामीट्रिक टेम्पलेट सर्किट की आवश्यकता होती है, यह LO की तुलना में संकलित करने के लिए अधिक कुशल है और इसके QPD की लागत LO योजना की लागत से कम है। 15 16 17 16 17 18 19 20 हमारा काम चार प्रमुख योगदान देता है। पहला, हम रेफ़रेंस में आभासी गेट्स को महसूस करने के लिए कई कट बेल जोड़े बनाने के लिए क्वांटम सर्किट और QPD प्रस्तुत करते हैं। । दूसरा, हम गतिशील सर्किट में शास्त्रीय नियंत्रण हार्डवेयर की विलंबता से उत्पन्न होने वाली त्रुटियों को डायनेमिक डीकप्लिंग और शून्य-शोर एक्सट्रपलेशन के संयोजन से दबाते और कम करते हैं। तीसरा, हम 103-नोड ग्राफ स्टेट पर आवधिक सीमा स्थितियों को इंजीनियर करने के लिए इन विधियों का लाभ उठाते हैं। चौथा, हम दो अलग-अलग QPU के बीच एक वास्तविक-समय शास्त्रीय कनेक्शन का प्रदर्शन करते हैं, जिससे यह साबित होता है कि वितरित QPU की एक प्रणाली को एक शास्त्रीय लिंक के माध्यम से एक के रूप में संचालित किया जा सकता है। गतिशील सर्किट के साथ संयुक्त, यह हमें दोनों चिप्स को एक क्वांटम कंप्यूटर के रूप में संचालित करने में सक्षम बनाता है, जिसे हम 142 क्यूबिट्स पर फैले एक आवधिक ग्राफ स्टेट को इंजीनियर करके प्रदर्शित करते हैं। हम लंबी दूरी के गेट बनाने के लिए एक मार्ग पर चर्चा करते हैं और अपना निष्कर्ष प्रदान करते हैं। 17 21 22 23 सर्किट कटिंग हम बड़े क्वांटम सर्किट चलाते हैं जो क्यूबिट गणना या कनेक्टिविटी की सीमाओं के कारण हमारे हार्डवेयर पर सीधे निष्पादन योग्य नहीं हो सकते हैं, उन्हें गेट्स को काटकर। सर्किट कटिंग एक जटिल सर्किट को उप-सर्किट में विघटित करता है जिन्हें व्यक्तिगत रूप से निष्पादित किया जा सकता है , , , , , । हालांकि, हमें सर्किट की बढ़ी हुई संख्या को चलाना चाहिए, जिसे हम सैंपलिंग ओवरहेड कहते हैं। इन उप-सर्किट के परिणामों को फिर मूल सर्किट के परिणाम को प्राप्त करने के लिए शास्त्रीय रूप से पुनर्संयोजित किया जाता है (देखें )। 15 16 17 24 25 26 विधि चूंकि हमारे काम के मुख्य योगदानों में से एक LOCC के साथ आभासी गेट्स को लागू करना है, हम दिखाते हैं कि स्थानीय संचालन के साथ आवश्यक कट बेल जोड़े कैसे बनाए जाएं। यहां, कई कट बेल जोड़े पैरामीट्रिक क्वांटम सर्किट द्वारा इंजीनियर किए जाते हैं, जिसे हम एक कट बेल जोड़ी फैक्ट्री (चित्र ) कहते हैं। एक साथ कई जोड़े काटना कम सैंपलिंग ओवरहेड की आवश्यकता होती है । चूंकि कट बेल जोड़ी फैक्ट्री दो अलग-अलग क्वांटम सर्किट बनाती है, हम प्रत्येक उप-सर्किट को उन क्यूबिट्स के करीब रखते हैं जिनके पास लंबी दूरी के गेट होते हैं। परिणामी संसाधन फिर एक टेलीपोर्टेशन सर्किट में उपभोग किया जाता है। उदाहरण के लिए, चित्र में, कट बेल जोड़े का उपयोग क्यूबिट जोड़े (0, 1) और (2, 3) पर CNOT गेट बनाने के लिए किया जाता है (खंड ' ' देखें)। 1b,c 17 1b कट बेल जोड़ी फैक्ट्री , एक IBM क्वांटम सिस्टम टू आर्किटेक्चर का चित्रण। यहां, दो 127 क्यूबिट वाले ईगल QPU एक वास्तविक-समय शास्त्रीय लिंक से जुड़े हुए हैं। प्रत्येक QPU को उसके रैक में उसके इलेक्ट्रॉनिक्स द्वारा नियंत्रित किया जाता है। हम दोनों QPU को एक के रूप में संचालित करने के लिए दोनों रैक को कसकर सिंक्रनाइज़ करते हैं। , टेलीपोर्टेशन सर्किट में कट बेल जोड़े का उपभोग करके LOCC के साथ क्यूबिट जोड़े ( 0, 1) और ( 2, 3) पर आभासी CNOT गेट्स को लागू करने के लिए टेम्पलेट क्वांटम सर्किट। बैंगनी दोहरी रेखाएं वास्तविक-समय शास्त्रीय लिंक के अनुरूप हैं। , दो एक साथ काटे गए बेल जोड़ों के लिए कट बेल जोड़ी फैक्ट्री 2( )। QPD में कुल 27 अलग-अलग पैरामीटर सेट होते हैं। यहां, । a b q q q q c C θ i θ i आवधिक सीमा शर्तें हम ibm_kyiv, एक ईगल प्रोसेसर पर आवधिक सीमा शर्तों के साथ एक ग्राफ स्टेट | ⟩ का निर्माण करते हैं, जो इसके भौतिक कनेक्टिविटी (खंड ' ' देखें) द्वारा लगाई गई सीमाओं से परे है। यहां, में ∣ ∣ = 103 नोड हैं और ईगल प्रोसेसर के शीर्ष और निचले क्यूबिट्स के बीच चार लंबी दूरी के किनारों lr = {(1, 95), (2, 98), (6, 102), (7, 97)} की आवश्यकता होती है (चित्र )। हम नोड स्टेबलाइजर्स को प्रत्येक नोड ∈ पर मापते हैं और प्रत्येक किनारे ( , ) ∈ पर उत्पाद से बने एज स्टेबलाइजर्स को मापते हैं। इन स्टेबलाइजर्स से, हम एक जुड़ाव गवाह , का निर्माण करते हैं, जो यदि किनारे ( , ) ∈ पर द्विपक्षीय जुड़ाव है तो ऋणात्मक है (रेफ़र ) (खंड ' ' देखें)। हम द्विपक्षीय जुड़ाव पर ध्यान केंद्रित करते हैं क्योंकि यही वह संसाधन है जिसे हम आभासी गेट्स के साथ फिर से बनाना चाहते हैं। दो से अधिक पार्टियों के बीच जुड़ाव के गवाहों को मापने से केवल गैर-आभासी गेट्स और मापन की गुणवत्ता मापी जाती है, जिससे आभासी गेट्स का प्रभाव कम स्पष्ट होता है। 1 G ग्राफ स्टेट्स G V E 2a Si i V i j E SiSj i j E 27 जुड़ाव गवाह , हेवी-हेक्सागोनल ग्राफ को किनारों (1, 95), (2, 98), (6, 102) और (7, 97) द्वारा स्वयं पर एक ट्यूबलर रूप में मोड़ा गया है, जिन्हें नीले रंग में हाइलाइट किया गया है। हम इन किनारों को काटते हैं। , नोड स्टेबलाइजर्स (ऊपर) और गवाह , (नीचे), लंबी दूरी के किनारों के करीब नोड्स और किनारों के लिए 1 मानक विचलन के साथ। लंबवत धराशायी रेखाएं काटे गए किनारों से उनकी दूरी के अनुसार स्टेबलाइजर्स और गवाहों को समूहित करती हैं। , स्टेबलाइजर त्रुटियों का संचयी वितरण फ़ंक्शन। सितारे नोड स्टेबलाइजर्स को इंगित करते हैं जिनमें एक एज लंबी दूरी के गेट द्वारा कार्यान्वित होता है। ड्रॉप किए गए एज बेंचमार्क (डैश-डॉटेड लाल रेखा) में, लंबी दूरी के गेट लागू नहीं होते हैं और इसलिए स्टार-संकेतित स्टेबलाइजर्स में इकाई त्रुटि होती है। ग्रे क्षेत्र उन नोड स्टेबलाइजर्स से संबंधित संभाव्यता द्रव्यमान है जो कट्स से प्रभावित होते हैं। – , द्वि-आयामी लेआउट में, हरे रंग के नोड 95, 98, 102 और 97 को डुप्लिकेट करके काटे गए किनारों को दिखाते हैं। में नीले रंग के नोड कट बेल जोड़े बनाने के लिए क्यूबिट संसाधन हैं। नोड का रंग मापा गया स्टेबलाइजर ∣ − 1∣ की पूर्ण त्रुटि है, जैसा कि रंग बार द्वारा इंगित किया गया है। एक एज काला है यदि 99% आत्मविश्वास स्तर पर जुड़ाव आंकड़े का पता चला है और बैंगनी यदि नहीं। में, लंबी दूरी के गेट SWAP गेट्स के साथ लागू किए जाते हैं। में, वही गेट LOCC के साथ लागू किए जाते हैं। में, वे बिल्कुल लागू नहीं होते हैं। a b Sj c Sj d f e i Si d e f हम तीन अलग-अलग विधियों का उपयोग करके | ⟩ तैयार करते हैं। हार्डवेयर-नेटिव एज हमेशा CNOT गेट्स के साथ लागू होते हैं लेकिन आवधिक सीमा की शर्तें (1) SWAP गेट्स, (2) LOCC और (3) LO का उपयोग करके पूरी जाली में क्यूबिट्स को जोड़ने के लिए लागू की जाती हैं। LOCC और LO के बीच मुख्य अंतर एक फीड-फॉरवर्ड ऑपरेशन है जिसमें 2 मापन परिणामों पर निर्भर एकल-क्यूबिट गेट शामिल हैं, जहां कट की संख्या है। 22 मामलों में से प्रत्येक अद्वितीय एक्स और/या जेड गेट संयोजन को उपयुक्त क्यूबिट्स पर ट्रिगर करता है। मापन परिणामों को प्राप्त करना, संबंधित मामले को निर्धारित करना और उसके आधार पर कार्य करना नियंत्रण हार्डवेयर द्वारा वास्तविक समय में किया जाता है, एक निश्चित अतिरिक्त विलंबता की लागत पर। हम शून्य-शोर एक्सट्रपलेशन और स्टैगर्ड डायनेमिक डीकप्लिंग , (खंड ' ' देखें) के साथ इस विलंबता से उत्पन्न होने वाली त्रुटियों को कम करते हैं और दबाते हैं। G n n n 22 21 28 त्रुटि-शमन क्वांटम सर्किट स्विच निर्देश हम | ⟩ के SWAP, LOCC और LO कार्यान्वयन को ′ = ( , ′) पर एक हार्डवेयर-नेटिव ग्राफ स्टेट के साथ बेंचमार्क करते हैं, जो लंबी दूरी के गेट्स को हटाकर प्राप्त किया जाता है, यानी, ′ = lr। सर्किट जो | ′⟩ तैयार करता है, इसलिए ईगल प्रोसेसर की हेवी-हेक्सागोनल टोपोलॉजी के बाद तीन परतों में व्यवस्थित केवल 112 CNOT गेट्स की आवश्यकता होती है। यह सर्किट | ⟩ के नोड और एज स्टेबलाइजर्स को काटे गए गेट पर नोड्स के लिए मापता है, तो बड़ी त्रुटियां देगा क्योंकि यह | ′⟩ को लागू करने के लिए डिज़ाइन किया गया है। हम इस हार्डवेयर-नेटिव बेंचमार्क को ड्रॉप किए गए एज बेंचमार्क कहते हैं। स्वैप-आधारित सर्किट को लंबी दूरी के किनारों lr को बनाने के लिए अतिरिक्त 262 CNOT गेट्स की आवश्यकता होती है, जो मापे गए स्टेबलाइजर्स के मान को काफी कम कर देता है (चित्र )। इसके विपरीत, lr में किनारों के LOCC और LO कार्यान्वयन को SWAP गेट्स की आवश्यकता नहीं होती है। काटे गए गेट में शामिल नहीं होने वाले नोड्स के लिए उनके नोड और एज स्टेबलाइजर्स की त्रुटियां ड्रॉप किए गए एज बेंचमार्क का बारीकी से अनुसरण करती हैं (चित्र )। इसके विपरीत, आभासी गेट से प्रभावित स्टेबलाइजर्स में ड्रॉप किए गए एज बेंचमार्क और स्वैप कार्यान्वयन (चित्र , स्टार मार्कर) की तुलना में कम त्रुटि होती है। एक समग्र गुणवत्ता मीट्रिक के रूप में, हम पहले नोड स्टेबलाइजर्स पर पूर्ण त्रुटियों का योग रिपोर्ट करते हैं, यानी, ∑ ∈ ∣ − 1∣ (विस्तारित डेटा तालिका )। बड़ा SWAP ओवरहेड 44.3 के कुल निरपेक्ष त्रुटि के लिए जिम्मेदार है। ड्रॉप किए गए एज बेंचमार्क पर 13.1 की त्रुटि चार कट्स पर आठ नोड्स (चित्र , स्टार मार्कर) से प्रभावित होती है। इसके विपरीत, LO और LOCC त्रुटियां MCMs से प्रभावित होती हैं। हम LO पर LOCC की 1.9 अतिरिक्त त्रुटि को टेलीपोर्टेशन सर्किट और कट बेल जोड़े में देरी और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। SWAP-आधारित परिणामों में, 99% आत्मविश्वास स्तर पर 116 किनारों में से 35 पर जुड़ाव का पता नहीं लगाता है (चित्र )। LO और LOCC कार्यान्वयन के लिए, 99% आत्मविश्वास स्तर पर में सभी किनारों पर द्विपक्षीय जुड़ाव के आंकड़ों को देखता है (चित्र )। ये मेट्रिक्स दिखाते हैं कि आभासी लंबी दूरी के गेट्स स्वैप के उनके अपघटन की तुलना में छोटे त्रुटियों वाले स्टेबलाइजर्स का उत्पादन करते हैं। इसके अलावा, वे जुड़ेव के आंकड़ों को सत्यापित करने के लिए पर्याप्त रूप से कम विचरण बनाए रखते हैं। G G V E E EE G G G E 2b–d E 2b,c 2c i V Si 1 2c 2b,d G 2e दो QPU को एक के रूप में संचालित करना अब हम 127 क्यूबिट्स वाले दो ईगल QPU को एक वास्तविक-समय शास्त्रीय कनेक्शन के माध्यम से एक एकल QPU में जोड़ते हैं। उपकरणों को एक एकल, बड़े प्रोसेसर के रूप में संचालित करने में मिश्रित QPU पर समवर्ती रूप से चलने वाले यूनिटरी गेट्स और मापन के अलावा, क्यूबिट्स के बड़े रजिस्टर पर चलने वाले क्वांटम सर्किट निष्पादित करना शामिल है। इसके लिए मापन परिणामों को एकत्र करने और पूरे सिस्टम में नियंत्रण प्रवाह को निर्धारित करने के लिए आवश्यक भौतिक रूप से अलग-अलग उपकरणों के बीच एक तंग सिंक्रनाइज़ेशन और तेज शास्त्रीय संचार का उपयोग करके हम गतिशील सर्किट का उपयोग करते हैं । 29 हम दो ईगल प्रोसेसर के माध्यम से घूमी हुई हेवी-हेक्सागोनल रिंगों से बनी 134 क्यूबिट्स पर एक ग्राफ स्टेट को इंजीनियर करके इस वास्तविक-समय शास्त्रीय कनेक्शन का परीक्षण करते हैं (चित्र )। इन रिंगों को दो-स्तरीय सिस्टम और रीडआउट मुद्दों से पीड़ित क्यूबिट्स को छोड़कर चुना गया था ताकि उच्च-गुणवत्ता वाले ग्राफ स्टेट को सुनिश्चित किया जा सके। यह ग्राफ त्रि-आयामी में एक रिंग बनाता है और चार लंबी दूरी के गेट्स की आवश्यकता होती है जिन्हें हम LO और LOCC के साथ लागू करते हैं। पहले की तरह, LOCC प्रोटोकॉल को कट गेट प्रति दो अतिरिक्त क्यूबिट्स की आवश्यकता होती है। पिछले खंड की तरह, हम लंबी दूरी के गेट्स को लागू नहीं करने वाले ग्राफ के लिए अपने परिणामों का बेंचमार्क करते हैं। चूंकि दोनों उपकरणों के बीच कोई क्वांटम लिंक नहीं है, इसलिए स्वैप गेट्स के साथ बेंचमार्क असंभव है। जब हम LO और LOCC के साथ 99% आत्मविश्वास स्तर पर ग्राफ लागू करते हैं तो सभी किनारों पर द्विपक्षीय जुड़ाव के आंकड़े प्रदर्शित होते हैं। इसके अलावा, LO और LOCC स्टेबलाइजर्स में लंबी दूरी के गेट से अप्रभावित नोड्स के लिए ड्रॉप किए गए एज बेंचमार्क के समान गुणवत्ता होती है (चित्र )। लंबी दूरी के गेट्स से प्रभावित स्टेबलाइजर्स में ड्रॉप किए गए एज बेंचमार्क की तुलना में त्रुटि में बड़ी कमी आती है। नोड स्टेबलाइजर्स पर पूर्ण त्रुटियों का योग ∑ ∈ ∣ − 1∣, ड्रॉप किए गए एज बेंचमार्क, LOCC और LO के लिए क्रमशः 21.0, 19.2 और 12.6 है। पहले की तरह, हम LO पर LOCC की 6.6 अतिरिक्त त्रुटियों को टेलीपोर्टेशन सर्किट और कट बेल जोड़ों में देरी और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। LOCC परिणाम प्रदर्शित करते हैं कि कैसे एक गतिशील क्वांटम सर्किट जिसमें दो उप-सर्किट एक वास्तविक-समय शास्त्रीय लिंक से जुड़े होते हैं, को दो अन्यथा अलग-अलग QPU पर निष्पादित किया जा सकता है। LO परिणाम 127 क्यूबिट्स वाले एकल डिवाइस पर प्राप्त किए जा सकते हैं, जिसमें उप-सर्किट को क्रमिक रूप से चलाने की लागत पर रन-टाइम का अतिरिक्त कारक 2 होता है। 3 3c i V Si , तीन आयामों में आवधिक सीमाओं के साथ ग्राफ स्टेट दिखाया गया है। नीले किनारे कटे हुए किनारे हैं। , 254 क्यूबिट्स के एकल उपकरण के रूप में संचालित दो ईगल QPU का युग्मन मानचित्र। बैंगनी नोड में ग्राफ स्टेट बनाने वाले क्यूबिट्स हैं और नीले नोड कट बेल जोड़ों के लिए उपयोग किए जाते हैं। , , स्टेबलाइजर्स ( ) और एज गवाहों ( ) पर पूर्ण त्रुटि, LOCC (ठोस हरा) और LO (ठोस नारंगी) के साथ लागू की गई, और एक ड्रॉप किए गए एज बेंचमार्क ग्राफ (डॉटेड-डैश लाल) पर में ग्राफ स्टेट के लिए। और में, सितारे उन स्टेबलाइजर्स और एज गवाहों को दिखाते हैं जो कट्स से प्रभावित होते हैं। और में, ग्रे क्षेत्र क्रमशः नोड स्टेबलाइजर्स और एज गवाहों से संबंधित संभाव्यता द्रव्यमान है, जो कट से प्रभावित होते हैं। और में, हम देखते हैं कि LO कार्यान्वयन ड्रॉप किए गए एज बेंचमार्क से बेहतर प्रदर्शन करता है, जिसे हम बेहतर डिवाइस स्थितियों के लिए जिम्मेदार ठहराते हैं क्योंकि ये डेटा बेंचमार्क और LOCC डेटा की तुलना में एक अलग दिन पर लिए गए थे। a b a c d c d a c d c d c d चर्चा और निष्कर्ष हम LO और LOCC के साथ लंबी दूरी के गेट्स को लागू करते हैं। इन गेट्स के साथ, हम 103-नोड प्लानर जाली पर आवधिक सीमा शर्तों को इंजीनियर करते हैं और 134 क्यूबिट्स पर एक ग्राफ स्टेट बनाने के लिए दो ईगल प्रोसेसर को वास्तविक समय में जोड़ते हैं, जो एकल चिप की क्षमताओं से परे है। यहां, हमने गतिशील सर्किट के स्केलेबल गुणों को उजागर करने के लिए एक आवेदन के रूप में ग्राफ स्टेट्स को लागू करना चुना। हमारे कट बेल जोड़ी कारखाने रेफ़रेंस में प्रस्तुत LOCC योजना को सक्षम करते हैं। । LO और LOCC प्रोटोकॉल दोनों उच्च-गुणवत्ता वाले परिणाम देते हैं जो एक हार्डवेयर-नेटिव बेंच 17
