```html مصنفین: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger خلاصہ کوانٹم کمپیوٹر کوانٹم میکینکس کے قوانین کے ساتھ معلومات پر عمل کرتے ہیں۔ موجودہ کوانٹم ہارڈ ویئر شور والا ہے، معلومات کو صرف مختصر وقت کے لیے محفوظ کر سکتا ہے اور کچھ کوانٹم بٹس تک محدود ہے، یعنی کیوبٹس، جو عام طور پر پلینر کنیکٹیویٹی میں ترتیب دیے جاتے ہیں ۔ تاہم، کوانٹم کمپیوٹنگ کے بہت سے استعمال کے لیے پلینر لیٹیس کے مقابلے میں زیادہ کنیکٹیویٹی کی ضرورت ہوتی ہے جو ہارڈ ویئر کے ذریعہ ایک سے زیادہ کیوبٹس پر پیش کیا جاتا ہے جتنے کہ ایک کوانٹم پروسیسنگ یونٹ (QPU) پر دستیاب ہیں۔ کمیونٹی کلاسیکی مواصلات کا استعمال کرتے ہوئے QPUs کو جوڑ کر ان حدود سے نمٹنے کی امید رکھتی ہے، جو ابھی تک تجرباتی طور پر ثابت نہیں ہوئی ہے۔ یہاں ہم تجرباتی طور پر ایرر سے بچاؤ کے حامل ڈائنامک سرکٹس اور سرکٹ کٹنگ کا ادراک کرتے ہیں تاکہ کوانٹم اسٹیٹس کو بنایا جا سکے جنہیں 142 کیوبٹس تک استعمال کرتے ہوئے دو QPUs کے درمیان وقت کے ساتھ ساتھ لائیو کلاسیکی لنک کے ذریعے جوڑا جاتا ہے، جن میں سے ہر ایک میں 127 کیوبٹس ہوتے ہیں۔ ڈائنامک سرکٹ میں، کوانٹم گیٹس کو مڈ سرکٹ کی پیمائش کے نتائج کی بنیاد پر کلاسیکی طور پر کنٹرول کیا جا سکتا ہے، یعنی کیوبٹس کے کوہیرنس ٹائم کے ایک حصے کے اندر۔ ہمارا رئیل ٹائم کلاسیکی لنک ہمیں ایک QPU پر کوانٹم گیٹ لگانے کے قابل بناتا ہے جو دوسری QPU پر پیمائش کے نتیجے پر منحصر ہے۔ مزید برآں، ایرر سے بچاؤ کا کنٹرول فلو کیوبٹ کنیکٹیویٹی اور ہارڈ ویئر کے انسٹرکشن سیٹ کو بڑھاتا ہے، اس طرح ہمارے کوانٹم کمپیوٹرز کی مطابقت پذیری میں اضافہ ہوتا ہے۔ ہمارا کام ظاہر کرتا ہے کہ ہم رئیل ٹائم کلاسیکی لنک کے ذریعہ قابلِ ایرر سے بچاؤ کے ڈائنامک سرکٹس کے ساتھ متعدد کوانٹم پروسیسرز کو ایک کے طور پر استعمال کر سکتے ہیں۔ 1 اہم کوانٹم کمپیوٹر کیوبٹس میں اینکوڈ شدہ معلومات کو یونٹری آپریشنز کے ساتھ پروسیس کرتے ہیں۔ تاہم، کوانٹم کمپیوٹر شور والے ہوتے ہیں اور زیادہ تر بڑے پیمانے پر آرکیٹیکچرز میں فزیکل کیوبٹس کو پلینر لیٹیس میں ترتیب دیا جاتا ہے۔ اس کے باوجود، موجودہ پروسیسرز جن میں ایرر سے بچاؤ ہوتا ہے، وہ پہلے ہی 127 کیوبٹس کے ساتھ ہارڈ ویئر-نیٹِو آئزنگ ماڈلز کی نقل کر سکتے ہیں اور مشاہدات کی پیمائش کر سکتے ہیں جس پیمانے پر کلاسیکی کمپیوٹروں کے ساتھ بروٹ فورس اپروچز مشکل ہونے لگتے ہیں ۔ کوانٹم کمپیوٹرز کی کارآمدی مزید اسکیلنگ اور ان کی محدود کیوبٹ کنیکٹیویٹی پر قابو پانے پر منحصر ہے۔ ماڈیولر اپروچ موجودہ شور والے کوانٹم پروسیسرز کو اسکیل کرنے اور فالٹ ٹالرنس کے لیے درکار فزیکل کیوبٹس کی بڑی تعداد حاصل کرنے کے لیے اہم ہے ۔ ٹریپڈ آئن اور نیوٹرل ایٹم آرکیٹیکچرز فزیکلی کیوبٹس کو منتقل کرکے ماڈیولریٹی حاصل کر سکتے ہیں ، ۔ قریبی مدت میں، سپر کنڈکٹنگ کیوبٹس میں ماڈیولریٹی شارٹ رینج انٹر کنیکٹس کے ذریعہ حاصل کی جاتی ہے جو ملحقہ چپس کو جوڑتی ہیں ، ۔ 1 2 3 4 5 6 7 8 درمیانی مدت میں، مائیکرو ویو ریجیم میں کام کرنے والے لانگ رینج گیٹس طویل کنوینشنل کیبلز پر کیے جا سکتے ہیں ، ، ۔ یہ ایفیشینٹ ایرر کریکشن کے لیے موزوں نان پلینر کیوبٹ کنیکٹیویٹی کو قابل بنائے گا ۔ لانگ ٹرم متبادل یہ ہے کہ مائیکرو ویو سے آپٹیکل ٹرانسڈکشن کا استعمال کرتے ہوئے ریموٹ QPUs کو آپٹیکل لنک سے اینٹینگِل کیا جائے ، جو ہماری معلومات کے مطابق ابھی تک مظاہرہ نہیں کیا گیا ہے۔ مزید برآں، ڈائنامک سرکٹس کوانٹم کمپیوٹر کے آپریشنز کے سیٹ کو مڈ سرکٹ کی پیمائش (MCMs) کر کے اور کیوبٹس کے کوہیرنس ٹائم کے اندر ایک گیٹ کو کلاسیکی طور پر کنٹرول کر کے وسیع کرتے ہیں۔ وہ الگورتھمک کوالٹی اور کیوبٹ کنیکٹیویٹی کو بڑھاتے ہیں ۔ جیسا کہ ہم دکھائیں گے، ڈائنامک سرکٹس کلاسیکی لنک کے ذریعے وقت کے ساتھ ساتھ QPUs کو جوڑ کر ماڈیولریٹی کو بھی قابل بناتے ہیں۔ 9 10 11 3 12 13 14 ہم ایک ماڈیولر آرکیٹیکچر میں لانگ رینج انٹریکشنز کو لاگو کرنے کے لیے ورچوئل گیٹس پر مبنی ایک تکمیلی اپروچ اختیار کرتے ہیں۔ ہم آرربیٹریری لوکیشنز پر کیوبٹس کو جوڑتے ہیں اور کوانٹم اسٹیٹس کو کوآسی-پرببلٹی ڈیکامپوزیشن (QPD) کے ذریعے اینٹینگلمنٹ کے اعداد و شمار بناتے ہیں ، ، ۔ ہم لوکل آپریشنز (LO) اونلی سکیم کا موازنہ کلاسیکی کمیونیکیشن (LOCC) سے بڑھا کر کی گئی سکیم سے کرتے ہیں ۔ LO سکیم، جو دو کیوبٹ سیٹنگ میں مظاہرہ کیا گیا ہے ، لوکل آپریشنز سے صرف متعدد کوانٹم سرکٹس کو ایگزیکیوٹ کرنے کی ضرورت ہوتی ہے۔ اس کے برعکس، LOCC کو لاگو کرنے کے لیے، ہم دو کیوبٹ گیٹس بنانے کے لیے ٹیلی پورٹیشن سرکٹ میں ورچوئل بیل جوڑے استعمال کرتے ہیں ، ۔ سپر کنڈکٹنگ کیوبٹس پر جس میں سپارس اور پلینر کنیکٹیویٹی ہوتی ہے، آرربیٹریری کیوبٹس کے درمیان ایک بیل جوڑا بنانے کے لیے ایک لانگ رینج کنٹرولڈ-ناٹ (CNOT) گیٹ کی ضرورت ہوتی ہے۔ ان گیٹس سے بچنے کے لیے، ہم لوکل آپریشنز پر ایک QPD استعمال کرتے ہیں جس کے نتیجے میں کٹ بیل جوڑے بنتے ہیں جنہیں ٹیلی پورٹیشن استعمال کرتا ہے۔ LO کو کلاسیکی لنک کی ضرورت نہیں ہوتی اور اس طرح LOCC کے مقابلے میں لاگو کرنا آسان ہوتا ہے۔ تاہم، چونکہ LOCC صرف ایک ہی پیرامیٹرائزڈ ٹیمپلیٹ سرکٹ کی ضرورت ہوتی ہے، اس لیے یہ کمپائل کرنے کے لیے LO سے زیادہ ایفیشینٹ ہے اور اس کے QPD کی لاگت LO سکیم کی لاگت سے کم ہے۔ 15 16 17 16 17 18 19 20 ہمارے کام میں چار اہم شراکتیں شامل ہیں۔ سب سے پہلے، ہم ref. میں ورچوئل گیٹس کو لاگو کرنے کے لیے متعدد کٹ بیل جوڑوں کو بنانے کے لیے کوانٹم سرکٹس اور QPD پیش کرتے ہیں۔ 17۔ دوسرا، ہم ڈائنامکل ڈیکوڈنگ اور زیرو-نویز ایکسٹراپولیشن کے امتزاج کے ساتھ ایرر سے بچاؤ اور ایمیلیئشن کرتے ہیں جو ڈائنامک سرکٹس میں کلاسیکی کنٹرول ہارڈویئر کی لیٹینسی سے پیدا ہونے والی ایررز کو کم کرتے ہیں ۔ تیسرا، ہم 103-نوڈ گراف اسٹیٹ پر پیریوڈک باؤنڈری کنڈیشنز کو انجینیئر کرنے کے لیے ان طریقوں کا فائدہ اٹھاتے ہیں۔ چوتھا، ہم دو الگ الگ QPUs کے درمیان رئیل ٹائم کلاسیکی کنکشن کا مظاہرہ کرتے ہیں، جس سے یہ ظاہر ہوتا ہے کہ ڈسٹری بیوٹڈ QPUs کے نظام کو کلاسیکی لنک کے ذریعے ایک کے طور پر چلایا جا سکتا ہے ۔ ڈائنامک سرکٹس کے ساتھ مل کر، یہ ہمیں دونوں چپس کو ایک کوانٹم کمپیوٹر کے طور پر چلانے کے قابل بناتا ہے، جس کی مثال ہم 142 کیوبٹس پر پھیلے ہوئے پیریوڈک گراف اسٹیٹ کو انجینیئر کر کے دیتے ہیں۔ ہم لانگ رینج گیٹس بنانے کے لیے ایک راستے پر بحث کرتے ہیں اور اپنا نتیجہ پیش کرتے ہیں۔ 21 22 23 سرکٹ کٹنگ ہم بڑے کوانٹم سرکٹس چلاتے ہیں جو کیوبٹ کی تعداد یا کنیکٹیویٹی کی حدود کی وجہ سے ہمارے ہارڈ ویئر پر براہ راست قابلِ عمل نہیں ہو سکتے ہیں، گیٹس کو کاٹ کر۔ سرکٹ کٹنگ ایک پیچیدہ سرکٹ کو سب سرکٹس میں تقسیم کرتا ہے جنہیں انفرادی طور پر چلایا جا سکتا ہے ، ، ، ، ، ۔ تاہم، ہمیں سرکٹس کی ایک بڑھی ہوئی تعداد چلانی پڑتی ہے، جسے ہم سیمپلنگ اوور ہیڈ کہتے ہیں۔ ان سب سرکٹس کے نتائج پھر اصل سرکٹ کے نتائج حاصل کرنے کے لیے کلاسیکی طور پر دوبارہ جوڑے جاتے ہیں (طریقہ کار سیکشن )۔ 15 16 17 24 25 26 Sec6 چونکہ ہمارے کام کی اہم شراکتوں میں سے ایک LOCC کے ساتھ ورچوئل گیٹس کو لاگو کرنا ہے، ہم دکھاتے ہیں کہ کس طرح لوکل آپریشنز کے ساتھ ضروری کٹ بیل جوڑے بنائے جاتے ہیں۔ یہاں، متعدد کٹ بیل جوڑے پیرامیٹرائزڈ کوانٹم سرکٹس کے ذریعے انجینیئر کیے جاتے ہیں، جسے ہم کٹ بیل پیئر فیکٹری کہتے ہیں (شکل )۔ ایک ساتھ متعدد جوڑے کاٹنا کم سیمپلنگ اوور ہیڈ کی ضرورت ہوتی ہے ۔ چونکہ کٹ بیل پیئر فیکٹری دو الگ کوانٹم سرکٹس بناتی ہے، ہم ہر سب سرکٹ کو ان کیوبٹس کے قریب رکھتے ہیں جن میں لانگ رینج گیٹس ہوتے ہیں۔ نتیجے میں بننے والے ریسورس کو پھر ٹیلی پورٹیشن سرکٹ میں استعمال کیا جاتا ہے۔ مثال کے طور پر، شکل میں، کٹ بیل جوڑے کیوبٹ جوڑوں (0, 1) اور (2, 3) پر CNOT گیٹس بنانے کے لیے استعمال ہوتے ہیں (سیکشن 'کٹ بیل پیئر فیکٹریز' دیکھیں)۔ 1b,c 17 1b Sec11 , IBM Quantum System Two آرکیٹیکچر کی تصویر۔ یہاں، دو 127 کیوبٹ ایگل QPUs کو ایک رئیل ٹائم کلاسیکی لنک سے جوڑا گیا ہے۔ ہر QPU اپنے ریک میں اپنی الیکٹرانکس کے ذریعے کنٹرول کیا جاتا ہے۔ ہم دونوں QPUs کو ایک کے طور پر چلانے کے لیے دونوں ریکس کو سختی سے سنکرونائز کرتے ہیں۔ , ٹیلی پورٹیشن سرکٹ میں کٹ بیل جوڑوں کا استعمال کرتے ہوئے کیوبٹ جوڑوں ( 0, 1) اور ( 2, 3) پر ورچوئل CNOT گیٹس کو لاگو کرنے کے لیے ٹیمپلیٹ کوانٹم سرکٹ۔ پرپل ڈبل لائنیں رئیل ٹائم کلاسیکی لنک کی نمائندگی کرتی ہیں۔ , دو بیک وقت کٹے ہوئے بیل جوڑوں کے لیے کٹ بیل پیئر فیکٹریز 2( )۔ QPD میں کل 27 مختلف پیرامیٹر سیٹ ہیں۔ یہاں، . a b q q q q c C θ i θ i پیریوڈک باؤنڈری کنڈیشنز ہم ibm_kyiv، ایک ایگل پروسیسر پر پیریوڈک باؤنڈری کنڈیشنز کے ساتھ ایک گراف اسٹیٹ | ⟩ بناتے ہیں، جو اس کی فزیکل کنیکٹیویٹی سے عائد کردہ حدود سے تجاوز کرتا ہے (سیکشن 'گراف اسٹیٹس' دیکھیں)۔ یہاں، میں ∣ ∣ = 103 نوڈز ہیں اور اس کے لیے چار لانگ رینج ایجز lr = {(1, 95), (2, 98), (6, 102), (7, 97)} ایگل پروسیسر کے اوپری اور نچلے کیوبٹس کے درمیان درکار ہیں (شکل )۔ ہم نوڈ اسٹیبلائزرز کو ہر نوڈ ∈ پر اور ایج اسٹیبلائزرز کو جو ہر ایج ( , ) ∈ پر کے پروڈکٹ سے بنتے ہیں، کی پیمائش کرتے ہیں۔ ان اسٹیبلائزرز سے، ہم ایک اینٹینگلمنٹ وٹنس , بناتے ہیں، جو بائی پارٹائٹ اینٹینگلمنٹ کی موجودگی میں ایج ( , ) ∈ پر منفی ہوتا ہے (ref. ) (سیکشن 'اینٹینگلمنٹ وٹنس' دیکھیں)۔ ہم بائی پارٹائٹ اینٹینگلمنٹ پر توجہ مرکوز کرتے ہیں کیونکہ یہ وہ ریسورس ہے جسے ہم ورچوئل گیٹس سے دوبارہ بنانا چاہتے ہیں۔ دو سے زیادہ پارٹیوں کے درمیان اینٹینگلمنٹ کے وٹنسز کی پیمائش صرف نان ورچوئل گیٹس اور پیمائشوں کے معیار کی پیمائش کرے گی، جس سے ورچوئل گیٹس کا اثر کم واضح ہوگا۔ 1 G Sec13 G V E 2a Si i V i j E SiSj i j E 27 Sec14 , ہیوی-ہیگزاگونل گراف کو کناروں (1, 95), (2, 98), (6, 102) اور (7, 97) سے جو نیلے رنگ میں نمایاں ہیں، سے خود پر فولڈ کیا جاتا ہے تاکہ ایک ٹیوبلر شکل بن سکے۔ ہم ان کناروں کو کاٹتے ہیں۔ , نوڈ اسٹیبلائزرز (اوپر) اور وٹنسز , (نیچے)، نوڈز اور کناروں کے لیے 1 سٹینڈرڈ ڈیوی ایشن کے ساتھ جو کٹے ہوئے کناروں کے قریب ہیں۔ عمودی ڈیشڈ لائنیں اسٹیبلائزرز اور وٹنسز کو کٹے ہوئے کناروں سے ان کے فاصلے کے لحاظ سے گروپ کرتی ہیں۔ , اسٹیبلائزر ایررز کا کمولیٹو ڈسٹری بیوشن فنکشن۔ ستارے ان نوڈ اسٹیبلائزرز کو ظاہر کرتے ہیں جن میں ایک ایج لانگ رینج گیٹ کے ذریعے لاگو کیا گیا ہے۔ ڈراپڈ ایج بینچ مارک (ڈیشڈ ریڈ لائن) میں، لانگ رینج گیٹس لاگو نہیں ہوتے ہیں اور اس طرح ستارے والے اسٹیبلائزرز میں یونٹ ایرر ہوتا ہے۔ گرے ریجن ان نوڈ اسٹیبلائزرز کے لیے پروببلٹی ماس ہے جو کٹس سے متاثر ہوتے ہیں۔ – , دو جہتی لے آؤٹس میں، سبز نوڈز نوڈز 95, 98, 102 اور 97 کو کٹے ہوئے کناروں کو ظاہر کرنے کے لیے ڈپلیکیٹ کرتے ہیں۔ میں نیلے نوڈز کٹ بیل جوڑے بنانے کے لیے کیوبٹ ریسورسز ہیں۔ نوڈ کا رنگ ماپا ہوا اسٹیبلائزر ∣ − 1∣ کا ایبسلوٹ ایرر ہے، جیسا کہ کلر بار سے ظاہر ہوتا ہے۔ ایک کنارہ سیاہ ہوتا ہے اگر 99% کانفیڈنس لیول پر اینٹینگلمنٹ اسٹیٹسٹکس کا پتہ چلتا ہے اور وائلٹ اگر ایسا نہیں ہوتا ہے۔ میں، لانگ رینج گیٹس SWAP گیٹس کے ساتھ لاگو کیے جاتے ہیں۔ میں، وہی گیٹس LOCC کے ساتھ لاگو کیے جاتے ہیں۔ میں، وہ بالکل بھی لاگو نہیں ہوتے ہیں۔ a b Sj c Sj d f e i Si d e f ہم تین مختلف طریقوں سے | ⟩ تیار کرتے ہیں۔ ہارڈ ویئر-نیٹِو ایجز ہمیشہ CNOT گیٹس کے ساتھ لاگو کیے جاتے ہیں لیکن پیریوڈک باؤنڈری کنڈیشنز (1) SWAP گیٹس، (2) LOCC اور (3) LO سے پورے لیٹیس میں کیوبٹس کو جوڑنے کے لیے لاگو کی جاتی ہیں۔ LOCC اور LO کے درمیان اہم فرق فیڈ فارورڈ آپریشن ہے جو 2 مینجمنٹ آؤٹ کمز کی بنیاد پر سنگل کیوبٹ گیٹس پر مشتمل ہوتا ہے، جہاں کٹس کی تعداد ہے۔ 22 کیسز میں سے ہر ایک مناسب کیوبٹس پر اور/یا گیٹس کے ایک منفرد امتزاج کو متحرک کرتا ہے۔ مینجمنٹ کے نتائج حاصل کرنا، متعلقہ کیس کا تعین کرنا اور اس کی بنیاد پر عمل کرنا کنٹرول ہارڈویئر کے ذریعے رئیل ٹائم میں انجام دیا جاتا ہے، جو ایک مقررہ اضافی تاخیر کی قیمت پر ہوتا ہے۔ ہم اس تاخیر سے پیدا ہونے والی ایررز کو زیرو-نویز ایکسٹراپولیشن اور سٹگرڈ ڈائنامکل ڈیکوڈنگ ، (سیکشن 'ایررا-میٹیگیٹیڈ کوانٹم سرکٹ سوئچ انسٹرکشنز' دیکھیں) کے امتزاج سے کم کرتے ہیں۔ G n n n X Z 22 21 28 Sec10 ہم SWAP، LOCC اور LO کے | ⟩ کے نفاذ کو ایک ہارڈ ویئر-نیٹِو گراف اسٹیٹ کے ساتھ بینچ مارک کرتے ہیں جو ′ = ( , ′) پر ہے، جو لانگ رینج گیٹس کو ہٹا کر حاصل کیا جاتا ہے، یعنی ′ = lr۔ | ′⟩ تیار کرنے والے سرکٹ میں ایگل پروسیسر کی ہیوی-ہیگزاگونل ٹوپولوجی کے بعد تین لیئرز میں ترتیب دیے گئے 112 CNOT گیٹس کی ضرورت ہوتی ہے۔ یہ سرکٹ کٹے ہوئے گیٹ پر موجود نوڈز اور ایجز اسٹیبلائزرز کی پیمائش کرتے وقت بڑی ایررز کی اطلاع دے گا کیونکہ اسے | ′⟩ کو لاگو کرنے کے لیے ڈیزائن کیا گیا ہے۔ ہم اس ہارڈ ویئر-نیٹِو بینچ مارک کو ڈراپڈ ایج بینچ مارک کہتے ہیں۔ سوپ-بیسڈ سرکٹ کو لانگ رینج ایجز lr بنانے کے لیے 262 اضافی CNOT گیٹس کی ضرورت ہوتی ہے، جو ماپے گئے اسٹیبلائزرز کی قدر کو نمایاں طور پر کم کر دیتا ہے (شکل )۔ اس کے برعکس، ایجز lr کے LOCC اور LO کے نفاذ کو SWAP گیٹس کی ضرورت نہیں ہوتی۔ کٹ گیٹ میں شامل نہ ہونے والے نوڈز کے لیے ان کے نوڈ اور ایج اسٹیبلائزرز کی ایررز ڈراپڈ ایج بینچ مارک (شکل ) کے قریب ہیں۔ اس کے برعکس، ورچوئل گیٹ میں شامل اسٹیبلائزرز میں ڈراپڈ ایج بینچ مارک اور سوپ امپلیمنٹیشن (شکل ، سٹار مارکرز) سے کم ایرر ہوتا ہے۔ مجموعی کوالٹی میٹرک کے طور پر، ہم سب سے پہلے نوڈ اسٹیبلائزرز پر ایبسلوٹ ایررز کا مجموعہ، یعنی ∑ ∈ ∣ − 1∣ (ایکسٹینڈڈ ڈیٹا ٹیبل ) کی رپورٹ کرتے ہیں۔ بڑے SWAP اوور ہیڈ کی وجہ سے 44.3 سم ایبسلوٹ ایرر ہے۔ ڈراپڈ ایج بینچ مارک پر 13.1 ایرر چار کٹس پر موجود آٹھ نوڈز سے غلبہ رکھتا ہے (شکل ، سٹار مارکرز)۔ اس کے برعکس، LOCC اور LO ایررز MCMs سے متاثر ہوتے ہیں۔ ہم LOCC کے LO پر 1.9 اضافی ایرر کو ٹیلی پورٹیشن سرکٹ اور کٹ بیل جوڑوں کی تاخیر اور CNOT گیٹس سے منسوب کرتے ہیں۔ SWAP-بیسڈ نتائج میں، 99% کانفیڈنس لیول پر 116 کناروں میں سے 35 پر اینٹینگلمنٹ کا پتہ نہیں لگاتا ہے (شکل )۔ LO اور LOCC کے نفاذ کے لیے، 99% کانفیڈنس لیول پر کے تمام کناروں پر بائی پارٹائٹ اینٹینگلمنٹ کے اعداد و شمار کی گواہی دیتا ہے (شکل )۔ یہ میٹرکس ظاہر کرتے ہیں کہ ورچوئل لانگ رینج گیٹس SWAPs میں ان کی ڈیکامپوزیشن سے کم ایرر والے اسٹیبلائزرز تیار کرتے ہیں۔ مزید برآں، وہ اینٹینگلمنٹ کے اعداد و شمار کو جانچنے کے لیے ویریئنس کو کافی حد تک کم رکھتے ہیں۔ G G V E E EE G G E 2b–d E 2b,c 2c i V Si 1 2c 2b,d G 2e دو QPUs کو ایک کے طور پر چلانا اب ہم دو 127 کیوبٹس والے ایگل QPUs کو ایک رئیل ٹائم کلاسیکی کنکشن کے ذریعے ایک سنگل QPU میں ضم کرتے ہیں۔ ڈیوائسز کو ایک سنگل، بڑے پروسیسر کے طور پر چلانے میں ضم شدہ QPU پر بیک وقت چلنے والے یونٹری گیٹس اور پیمائشیں شامل ہیں۔ یونٹری گیٹس اور پیمائشوں کے علاوہ جو ضم شدہ QPU پر بیک وقت چلتی ہیں، ہم دونوں ڈیوائسز پر کام کرنے والے گیٹس کو انجام دینے کے لیے ڈائنامک سرکٹس کا استعمال کرتے ہیں۔ یہ سختی سے سنکرونائزیشن اور فزیکلی الگ الگ انسٹرومنٹس کے درمیان تیز کلاسیکی مواصلات سے قابل ہوتا ہے جس کی ضرورت پیمائش کے نتائج جمع کرنے اور پورے سسٹم میں کنٹرول فلو کا تعین کرنے کے لیے ہوتی ہے ۔ 29 ہم دونوں QPUs میں لپٹے ہوئے ہیوی-ہیگزاگونل رنگوں سے بنے 134 کیوبٹس پر ایک گراف اسٹیٹ کی انجینیئرنگ کے ذریعے اس رئیل ٹائم کلاسیکی کنکشن کا تجربہ کرتے ہیں (شکل )۔ یہ رنگ دو-لیول سسٹم اور ریڈ آؤٹ کے مسائل سے متاثر کیوبٹس کو چھوڑ کر منتخب کیے گئے تھے تاکہ اعلیٰ معیار کا گراف اسٹیٹ یقینی بنایا جا سکے۔ یہ گراف تین جہتوں میں ایک رنگ بناتا ہے اور چار لانگ رینج گیٹس کی ضرورت ہوتی ہے جنہیں ہم LO اور LOCC کے ساتھ لاگو کرتے ہیں۔ پچھلے سیکشن کی طرح، LOCC پروٹوکول کو کٹ گیٹ کے لیے دو اضافی کیوبٹس کی ضرورت ہوتی ہے جو کٹ بیل جوڑوں کے لیے استعمال ہوتے ہیں۔ پچھلے سیکشن کی طرح، ہم ایک ایسے گراف کو بینچ مارک کرتے ہیں جو ان کناروں کو لاگو نہیں کرتا جو دونوں QPUs پر پھیلے ہوئے ہیں۔ چونکہ دونوں ڈیوائسز کے درمیان کوئی کوانٹم لنک نہیں ہے، SWAP گیٹس کے ساتھ بینچ مارکنگ ناممکن ہے۔ جب ہم LO اور LOCC کو 99% کانفیڈنس لیول پر گراف کو لاگو کرتے ہیں تو تمام کناروں میں بائی پارٹائٹ اینٹینگلمنٹ کے اعداد و شمار کی نمائش ہوتی ہے۔ مزید برآں، LO اور LOCC اسٹیبلائزرز میں کٹ گیٹ سے متاثر نہ ہونے والے نوڈز کے لیے ڈراپڈ ایج بینچ مارک کے برابر کوالٹی ہوتی ہے (شکل )۔ لانگ رینج گیٹس سے متاثر اسٹیبلائزرز میں ڈراپڈ ایج بینچ مارک کے مقابلے میں ایرر میں نمایاں کمی آتی 3 3c
