```html مصنفین: المودینا کیریرا وازکز کیرولین تورنو ڈیگو ریسٹ اسٹیفن وورنر مائیکا ٹکیتا ڈینیل جے ایگر خلاصہ کوانٹم کمپیوٹر کوانٹم مکینکس کے قوانین کے ساتھ معلومات پر عملدرآمد کرتے ہیں۔ موجودہ کوانٹم ہارڈ ویئر شور والا ہوتا ہے، معلومات کو صرف قلیل مدت کے لیے ذخیرہ کر سکتا ہے اور چند کوانٹم بِٹس تک محدود ہوتا ہے، یعنی کیوبِٹس، جو عام طور پر منصوبہ بند کنیکٹیویٹی میں ترتیب دیے جاتے ہیں. تاہم، کوانٹم کمپیوٹنگ کی بہت سی ایپلی کیشنز کو ہارڈ ویئر کے ذریعے پیش کردہ منصوبہ بند جال سے زیادہ کنیکٹیویٹی کی ضرورت ہوتی ہے، جس میں زیادہ کیوبِٹس شامل ہوں جو ایک کوانٹم پروسیسنگ یونٹ (QPU) پر دستیاب ہوں۔ کمیونٹی کلاسیکی مواصلات کا استعمال کرتے ہوئے QPUs کو جوڑ کر ان حدود کو حل کرنے کی امید رکھتی ہے، جسے ابھی تک تجرباتی طور پر ثابت نہیں کیا گیا ہے۔ یہاں ہم غلطی سے بچاؤ کے حامل متحرک سرکٹس اور سرکٹ کٹنگ کو تجرباتی طور پر محسوس کرتے ہیں تاکہ کوانٹم اسٹیٹس بنائے جا سکیں جنہیں 142 کیوبِٹس تک پھیلائے ہوئے دو QPUs پر منصوبہ بند کنیکٹیویٹی کی ضرورت ہوتی ہے، جن میں سے ہر ایک 127 کیوبِٹس پر مشتمل ہے اور ایک کلاسیکی لنک کے ساتھ حقیقی وقت میں جڑا ہوا ہے۔ ایک متحرک سرکٹ میں، کوانٹم گیٹس کو سرکٹ کی پیمائش کے وسط میں نتائج کی بنیاد پر کلاسیکی طور پر کنٹرول کیا جا سکتا ہے، یعنی کیوبِٹس کے کوہیرنس ٹائم کے ایک حصے کے اندر۔ ہمارا حقیقی وقت کا کلاسیکی لنک ہمیں ایک QPU پر کوانٹم گیٹ کو دوسری QPU پر پیمائش کے نتیجے کی بنیاد پر لاگو کرنے کے قابل بناتا ہے۔ مزید برآں، غلطی سے بچاؤ کا حامل کنٹرول فلو کیوبٹ کنیکٹیویٹی اور ہارڈ ویئر کے انسٹرکشن سیٹ کو بڑھاتا ہے، جس سے ہمارے کوانٹم کمپیوٹرز کی مطابقت پذیری میں اضافہ ہوتا ہے۔ ہمارا کام ظاہر کرتا ہے کہ ہم حقیقی وقت کے کلاسیکی لنک کے ذریعے متحرک سرکٹس سے چلنے والے متعدد کوانٹم پروسیسرز کو ایک کے طور پر استعمال کر سکتے ہیں۔ مرکزی کوانٹم کمپیوٹر یونٹری آپریشنز کے ساتھ کوانٹم بِٹس میں انکوڈ شدہ معلومات پر عملدرآمد کرتے ہیں۔ تاہم، کوانٹم کمپیوٹر شور والے ہوتے ہیں اور زیادہ تر بڑے پیمانے پر ڈھانچے فزیکل کیوبِٹس کو ایک منصوبہ بند جال میں ترتیب دیتے ہیں۔ اس کے باوجود، غلطی کی بچت کے ساتھ موجودہ پروسیسرز 127 کیوبِٹس کے اسکیل پر ہارڈ ویئر کے مقامی آئزنگ ماڈلز کی نقالی کر سکتے ہیں اور ایسے آبزرویبلز کی پیمائش کر سکتے ہیں جہاں کلاسیکی کمپیوٹرز کے ساتھ بروٹ فورس اپروچز جدوجہد کرنا شروع کر دیتے ہیں۔ کوانٹم کمپیوٹرز کی افادیت مزید پیمانے اور ان کی محدود کیوبٹ کنیکٹیویٹی پر قابو پانے پر منحصر ہے۔ ماڈیولر اپروچ مستقبل کی غلطی سے بچاؤ کے لیے ضروری کوانٹم کمپیوٹرز کو بڑھانے اور فالٹ ٹالرنس کے لیے ضروری فزیکل کیوبِٹس کی بڑی تعداد حاصل کرنے کے لیے اہم ہے۔ پھنسے ہوئے آئن اور غیر متحرک ایٹم کے ڈھانچے کیوبِٹس کو فزیکلی منتقل کر کے ماڈیولرٹی حاصل کر سکتے ہیں۔ قریبی مدت میں، سپر کنڈکٹنگ کیوبِٹس میں ماڈیولرٹی قریبی چپس کو جوڑنے والے مختصر فاصلے کے کنیکٹرز کے ذریعے حاصل کی جاتی ہے۔ درمیانی مدت میں، مائیکرو ویو کے دائرے میں چلنے والے طویل فاصلے کے گیٹس طویل روایتی کیبلز پر چلائے جا سکتے ہیں۔ یہ منصوبہ بند کیوبٹ کنیکٹیویٹی کے قابل بنائے گا جو موثر غلطی کی اصلاح کے لیے موزوں ہے۔ ایک طویل مدتی متبادل مائیکرو ویو سے آپٹیکل ٹرانسڈکشن کا فائدہ اٹھا کر آپٹیکل لنک کے ذریعے دور دراز QPUs کو انٹینگل کرنا ہے، جو ہماری معلومات کے مطابق ابھی تک مظاہرہ نہیں کیا گیا ہے۔ مزید برآں، متحرک سرکٹس کیوبِٹس کے کوہیرنس ٹائم کے اندر سرکٹ کی پیمائش (MCMs) اور کلاسیکی طور پر ایک گیٹ کو کنٹرول کر کے کوانٹم کمپیوٹر کے آپریشنز کے سیٹ کو وسیع کرتے ہیں۔ وہ الگورتھم کے معیار اور کیوبٹ کنیکٹیویٹی کو بڑھاتے ہیں۔ جیسا کہ ہم دکھائیں گے، متحرک سرکٹس کلاسیکی لنک کے ذریعے حقیقی وقت میں QPUs کو جوڑ کر ماڈیولرٹی کو بھی قابل بناتے ہیں۔ ہم ایک ماڈیولر آرکیٹیکچر میں طویل فاصلے کے تعاملات کو لاگو کرنے کے لیے ورچوئل گیٹس پر مبنی ایک تکمیلی نقطہ نظر اختیار کرتے ہیں۔ ہم کسی بھی مقام پر کیوبِٹس کو جوڑتے ہیں اور کوانٹائ-پربلٹی ڈکمپوزیشن (QPD) کے ذریعے اینٹینگلمنٹ کے اعدادوشمار بناتے ہیں۔ ہم ایک لوکل آپریشنز (LO) کے علاوہ اسکیم کا موازنہ کلاسیکل کمیونیکیشن (LOCC) سے بڑھی ہوئی اسکیم سے کرتے ہیں۔ LO اسکیم، جو دو کیوبٹ سیٹنگ میں مظاہرہ کی گئی ہے، صرف مقامی آپریشنز کے ساتھ متعدد کوانٹم سرکٹس چلانے کا مطالبہ کرتی ہے۔ اس کے برعکس، LOCC کو لاگو کرنے کے لیے، ہم دو کیوبٹ گیٹس بنانے کے لیے ٹیلی پورٹیشن سرکٹ میں ورچوئل بیل جوڑے استعمال کرتے ہیں۔ سپارس اور منصوبہ بند کنیکٹیویٹی والے کوانٹم ہارڈ ویئر پر، کسی بھی کیوبٹس کے درمیان بیل جوڑے بنانے کے لیے طویل فاصلے کے کنٹرولڈ-نوٹ (CNOT) گیٹ کی ضرورت ہوتی ہے۔ ان گیٹس سے بچنے کے لیے، ہم مقامی آپریشنز پر QPD استعمال کرتے ہیں جس کے نتیجے میں کٹے ہوئے بیل جوڑے بنتے ہیں جنہیں ٹیلی پورٹیشن استعمال کرتی ہے۔ LO کو کلاسیکی لنک کی ضرورت نہیں ہے اور اس لیے یہ LOCC سے زیادہ سادہ ہے۔ تاہم، چونکہ LOCC کو صرف ایک پیرامیٹرائزڈ ٹمپلٹ سرکٹ کی ضرورت ہوتی ہے، یہ LO سے مرتب کرنے میں زیادہ موثر ہے اور اس کی QPD کی لاگت LO اسکیم کی لاگت سے کم ہے۔ ہمارے کام میں چار اہم اہم حصے شامل ہیں۔ سب سے پہلے، ہم ref. میں ورچوئل گیٹس کو محسوس کرنے کے لیے متعدد کٹے ہوئے بیل جوڑوں کو بنانے کے لیے کوانٹم سرکٹس اور QPD پیش کرتے ہیں۔ دوم، ہم متحرک سرکٹس میں کلاسیکی کنٹرول ہارڈ ویئر کی تاخیر سے پیدا ہونے والی غلطیوں کو دبانے اور کم کرنے کے لیے ڈائنامیکل ڈیکپلنگ اور زیرو-نویز ایکسٹراپولیشن کے امتزاج کا استعمال کرتے ہیں۔ سوم، ہم 103-نوڈ گراف اسٹیٹ پر منصوبہ بند باؤنڈری کنڈیشنز انجینئر کرنے کے لیے ان طریقوں کا استعمال کرتے ہیں۔ چوتھے، ہم دو الگ QPUs کے درمیان حقیقی وقت کے کنکشن کا مظاہرہ کرتے ہیں، اس طرح یہ ظاہر کرتے ہیں کہ تقسیم شدہ QPUs کے نظام کو کلاسیکی لنک کے ذریعے ایک کے طور پر چلایا جا سکتا ہے۔ متحرک سرکٹس کے ساتھ مل کر، یہ ہمیں دونوں چپس کو ایک کوانٹم کمپیوٹر کے طور پر چلانے کے قابل بناتا ہے، جسے ہم 142 کیوبِٹس پر پھیلے ہوئے ایک منصوبہ بند گراف اسٹیٹ کو انجینئر کر کے مثال کے طور پر پیش کرتے ہیں۔ ہم طویل فاصلے کے گیٹس بنانے کے لیے ایک راستے پر بحث کرتے ہیں اور اپنا نتیجہ پیش کرتے ہیں۔ سرکٹ کٹنگ ہم بڑے کوانٹم سرکٹس چلاتے ہیں جو کیوبٹ گنتی یا کنیکٹیویٹی کی حدود کی وجہ سے ہمارے ہارڈ ویئر پر براہ راست قابل عمل نہیں ہو سکتے ہیں، گیٹس کو کاٹ کر۔ سرکٹ کٹنگ ایک پیچیدہ سرکٹ کو سب سرکٹس میں تقسیم کرتا ہے جنہیں انفرادی طور پر چلایا جا سکتا ہے۔ تاہم، ہمیں سرکٹس کی ایک بڑھتی ہوئی تعداد چلانی پڑتی ہے، جسے ہم سیمپلنگ اوور ہیڈ کہتے ہیں۔ ان سب سرکٹس کے نتائج کو پھر کلاسیکی طور پر دوبارہ جوڑا جاتا ہے تاکہ اصل سرکٹ کا نتیجہ حاصل ہو سکے (طریقہ کار)۔ چونکہ ہمارے کام کے اہم حصوں میں سے ایک LOCC کے ساتھ ورچوئل گیٹس کو لاگو کرنا ہے، ہم دکھاتے ہیں کہ مقامی آپریشنز کے ساتھ ضروری کٹے ہوئے بیل جوڑے کیسے بنائے جاتے ہیں۔ یہاں، متعدد کٹے ہوئے بیل جوڑے پیرامیٹرائزڈ کوانٹم سرکٹس کے ذریعے انجینئر کیے جاتے ہیں، جسے ہم کٹے ہوئے بیل جوڑے فیکٹری (تصویر 1b, c) کہتے ہیں۔ ایک ساتھ متعدد جوڑوں کو کاٹنے کے لیے کم سیمپلنگ اوور ہیڈ کی ضرورت ہوتی ہے۔ چونکہ کٹا ہوا بیل جوڑے فیکٹری دو الگ کوانٹم سرکٹس بناتا ہے، ہم ہر سب سرکٹ کو ان کیوبِٹس کے قریب رکھتے ہیں جن کے طویل فاصلے کے گیٹس ہوتے ہیں۔ نتیجے میں آنے والے وسائل کو پھر ٹیلی پورٹیشن سرکٹ میں استعمال کیا جاتا ہے۔ مثال کے طور پر، تصویر 1b میں، کٹے ہوئے بیل جوڑے کیوبٹ جوڑوں (0, 1) اور (2, 3) پر CNOT گیٹس بنانے کے لیے استعمال ہوتے ہیں (سیکشن 'کٹا ہوا بیل جوڑے فیکٹریاں' دیکھیں)۔ ، IBM کوانٹم سسٹم ٹو آرکیٹیکچر کی تصویر۔ یہاں، دو 127 کیوبٹ ایگل QPUs کو حقیقی وقت کے کلاسیکی لنک کے ساتھ جوڑا گیا ہے۔ ہر QPU کو اس کے ریک میں اس کے الیکٹرانکس کے ذریعے کنٹرول کیا جاتا ہے۔ ہم دونوں QPUs کو ایک کے طور پر چلانے کے لیے دونوں ریکس کو سختی سے ہم آہنگ کرتے ہیں۔ ، ٹیلی پورٹیشن سرکٹ میں کٹے ہوئے بیل جوڑوں کو استعمال کرتے ہوئے کیوبٹ جوڑوں (q0, q1) اور (q2, q3) پر ورچوئل CNOT گیٹس کو لاگو کرنے کے لیے ٹمپلٹ کوانٹم سرکٹ۔ پرپل ڈبل لائنز حقیقی وقت کے کلاسیکی لنک سے مماثل ہیں۔ ، دو بیک وقت کٹے ہوئے بیل جوڑوں کے لیے کٹے ہوئے بیل جوڑے فیکٹریاں C2(θi)۔ QPD میں کل 27 مختلف پیرامیٹر سیٹ θi ہیں۔ یہاں، a b c منصوبہ بند باؤنڈری کنڈیشنز ہم ibm_kyiv، ایک ایگل پروسیسر پر منصوبہ بند باؤنڈری کنڈیشنز کے ساتھ ایک گراف اسٹیٹ |G⟩ تعمیر کرتے ہیں، جو اس کی فزیکل کنیکٹیویٹی کی طرف سے عائد حدود سے آگے جاتا ہے (سیکشن 'گراف اسٹیٹس' دیکھیں)۔ یہاں، G میں |V| = 103 نوڈز ہیں اور اس کے لیے چار طویل فاصلے کے کنارے Elr = {(1, 95), (2, 98), (6, 102), (7, 97)} ایگل پروسیسر کے اوپری اور نچلے کیوبِٹس کے درمیان درکار ہیں (تصویر 2a)۔ ہم نوڈ اسٹیبلائزرز Si کو ہر نوڈ i ∈ V پر اور کناروں (i, j) ∈ E کے پار پروڈکٹ SiSj سے بننے والے ایج اسٹیبلائزرز کی پیمائش کرتے ہیں۔ ان اسٹیبلائزرز سے، ہم ایک اینٹینگلمنٹ وٹنس بناتے ہیں ، جو کنارے (i, j) ∈ E کے پار بائی پارٹائٹ اینٹینگلمنٹ ہونے کی صورت میں منفی ہوتا ہے (حوالہ) (سیکشن 'اینٹینگلمنٹ وٹنس' دیکھیں)۔ ہم بائی پارٹائٹ اینٹینگلمنٹ پر توجہ مرکوز کرتے ہیں کیونکہ یہی وہ وسیلہ ہے جسے ہم ورچوئل گیٹس سے دوبارہ بنانا چاہتے ہیں۔ دو سے زیادہ پارٹیوں کے درمیان اینٹینگلمنٹ کی وٹنس کی پیمائش صرف غیر ورچوئل گیٹس اور پیمائش کے معیار کو ناپے گی، جس سے ورچوئل گیٹس کا اثر کم واضح ہوگا۔ ، ہیوی-ہیکساگونل گراف کو کناروں (1, 95)، (2, 98)، (6, 102) اور (7, 97) کے ذریعے نیلے رنگ میں نمایاں کرتے ہوئے ٹیوبولر فارم میں فولڈ کیا گیا ہے۔ ہم ان کناروں کو کاٹتے ہیں۔ ، نوڈ اسٹیبلائزرز Sj (اوپر) اور وٹنس ، (نیچے)، طویل فاصلے کے کناروں کے قریب نوڈز اور کناروں کے لیے 1 معیاری انحراف کے ساتھ۔ عمودی ڈیشڈ لائنیں کٹے ہوئے کناروں سے ان کے فاصلے کے لحاظ سے اسٹیبلائزرز اور وٹنس کو گروپ کرتی ہیں۔ ، اسٹیبلائزر کی غلطیوں کا مجموعی تقسیم فنکشن۔ ستارے نوڈ اسٹیبلائزرز Sj کی نشاندہی کرتے ہیں جن میں ایک گیٹ لاگو ہوتا ہے۔ ڈراپڈ ایج بینچ مارک (ڈیشڈ لائن سرخ) میں، طویل فاصلے کے گیٹس لاگو نہیں ہوتے ہیں اور ستارے سے ظاہر ہونے والے اسٹیبلائزرز میں یونٹ کی غلطی ہوتی ہے۔ گرے علاقہ ان نوڈ اسٹیبلائزرز کے مطابق پروببلٹی ماس ہے جو کٹس سے متاثر ہوتے ہیں۔ – ، دو جہتی لے آؤٹ میں، سبز نوڈز 95، 98، 102 اور 97 کو کٹے ہوئے کناروں کو دکھانے کے لیے ڈپلیکیٹ کرتے ہیں۔ میں نیلے رنگ کے نوڈز کٹے ہوئے بیل جوڑے بنانے کے لیے کیوبٹ وسائل ہیں۔ نوڈ i کا رنگ ناپے گئے اسٹیبلائزر کی مطلق غلطی |Si − 1| ہے، جیسا کہ کلر بار سے ظاہر ہوتا ہے۔ ایک کنارہ سیاہ ہوتا ہے اگر اینٹینگلمنٹ کے اعدادوشمار 99% اعتماد کی سطح پر پتہ چلیں اور وایلیٹ اگر نہ ہوں۔ میں، طویل فاصلے کے گیٹس SWAP گیٹس کا استعمال کرتے ہوئے لاگو کیے جاتے ہیں۔ میں، وہی گیٹس LOCC کا استعمال کرتے ہوئے لاگو کیے جاتے ہیں۔ میں، وہ بالکل بھی لاگو نہیں ہوتے ہیں۔ a b c d f e d e f ہم |G⟩ کو تین مختلف طریقوں سے تیار کرتے ہیں۔ ہارڈ ویئر کے مقامی کنارے ہمیشہ CNOT گیٹس کے ساتھ لاگو کیے جاتے ہیں لیکن منصوبہ بند باؤنڈری کنڈیشنز کو (1) SWAP گیٹس، (2) LOCC اور (3) LO سے کیوبِٹس کو پورے جال میں جوڑ کر لاگو کیا جاتا ہے۔ LOCC اور LO کے درمیان اہم فرق ایک فیڈ-فارورڈ آپریشن ہے جو 2n پیمائش کے نتائج کی بنیاد پر سنگل-کیوبٹ گیٹس پر مشتمل ہوتا ہے، جہاں n کٹس کی تعداد ہے۔ ہر 22n کیس ایک منفرد امتزاج X اور/یا Z گیٹس کو مناسب کیوبِٹس پر متحرک کرتا ہے۔ پیمائش کے نتائج حاصل کرنا، متعلقہ کیس کا تعین کرنا اور اس کی بنیاد پر عمل کرنا کنٹرول ہارڈ ویئر کے ذریعے حقیقی وقت میں انجام دیا جاتا ہے، جس کی قیمت ایک مقررہ اضافی تاخیر ہے۔ ہم اس تاخیر سے پیدا ہونے والی غلطیوں کو زیرو-نویز ایکسٹراپولیشن اور سٹگرڈ ڈائنامیکل ڈیکپلنگ کے ذریعے کم اور دباتی ہیں (سیکشن 'غلطی سے بچاؤ والے کوانٹم سرکٹ سوئچ ہدایات' دیکھیں)۔ ہم |G⟩ کے SWAP، LOCC اور LO کے نفاذ کو گیٹس کے ساتھ تیار کردہ گراف اسٹیٹ پر ایک ہارڈ ویئر کے مقامی گراف اسٹیٹ کے ساتھ بنچ مارک کرتے ہیں جو طویل فاصلے کے گیٹس کو ہٹا کر حاصل کیا جاتا ہے، یعنی E' = E \ Elr۔ |G'⟩ تیار کرنے والا سرکٹ اس لیے صرف 112 CNOT گیٹس کا مطالبہ کرتا ہے جو ایگل پروسیسر کے ہیوی-ہیکساگونل ٹوپولوجی کے مطابق تین تہوں میں ترتیب دیے گئے ہیں۔ یہ سرکٹ |G⟩ کے نوڈ اور ایج اسٹیبلائزرز کی پیمائش کرتے وقت بڑی غلطیاں رپورٹ کرے گا جو کٹے ہوئے گیٹ پر نوڈز پر ہوتے ہیں کیونکہ اسے |G'⟩ کو لاگو کرنے کے لیے ڈیزائن کیا گیا ہے۔ ہم اس ہارڈ ویئر کے مقامی بینچ مارک کو ڈراپڈ ایج بینچ مارک کہتے ہیں۔ سویپ پر مبنی سرکٹ کو طویل فاصلے کے کنارے Elr بنانے کے لیے 262 اضافی CNOT گیٹس کی ضرورت ہوتی ہے، جو ناپے گئے اسٹیبلائزرز کے قدر کو نمایاں طور پر کم کرتا ہے (تصویر 2b–d)۔ اس کے برعکس، Elr کے کنارے کے LOCC اور LO کے نفاذ کو SWAP گیٹس کی ضرورت نہیں ہوتی ہے۔ کٹے ہوئے گیٹ میں شامل نہ ہونے والے نوڈز کے لیے ان کے نوڈ اور ایج اسٹیبلائزرز کی غلطیاں ڈراپڈ ایج بینچ مارک کو قریب سے فالو کرتی ہیں (تصویر 2b, c)۔ اس کے برعکس، ورچوئل گیٹ میں شامل اسٹیبلائزرز میں ڈراپڈ ایج بینچ مارک اور سویپ کے نفاذ سے کم غلطی ہوتی ہے (تصویر 2c، ستارہ مارکر)۔ مجموعی معیار کے طور پر، ہم پہلے نوڈ اسٹیبلائزرز پر مطلق غلطیوں کا مجموعہ، یعنی ∑i∈V|Si − 1| کی اطلاع دیتے ہیں (توسیع شدہ ڈیٹا ٹیبل 1)۔ 44.3 کی مطلق غلطیوں کا مجموعہ سویپ اوور ہیڈ کی وجہ سے ہے۔ ڈراپڈ ایج بینچ مارک پر 13.1 کی غلطی چار کٹس (تصویر 2c، ستارہ مارکر) پر آٹھ نوڈز سے غالب ہوتی ہے۔ اس کے برعکس، LOCC اور LO کے نفاذ سے غلطیاں MCMs سے متاثر ہوتی ہیں۔ ہم LOCC کے LO پر 1.9 اضافی غلطی کو ٹیلی پورٹیشن سرکٹ اور کٹے ہوئے بیل جوڑوں میں تاخیر اور CNOT گیٹس سے منسوب کرتے ہیں۔ سویپ پر مبنی نتائج میں، 99% اعتماد کی سطح پر 116 کناروں میں سے 35 پر وٹنس اینٹینگلمنٹ کا پتہ نہیں لگاتا ہے (تصویر 2b, d)۔ LO اور LOCC کے نفاذ کے لیے، وٹنس G میں تمام کناروں پر بائی پارٹائٹ اینٹینگلمنٹ کے اعدادوشمار کو 99% اعتماد کی سطح پر گواہی دیتا ہے (تصویر 2e)۔ یہ پیمائشیں ظاہر کرتی ہیں کہ ورچوئل طویل فاصلے کے گیٹس ان کے سویپ میں انحطاط سے کم غلطیوں کے ساتھ اسٹیبلائزرز پیدا کرتے ہیں۔ مزید برآں، وہ اینٹینگلمنٹ کے اعدادوشمار کو درست کرنے کے لیے تغیر کو کافی کم رکھتے ہیں۔ دو QPUs کو ایک کے طور پر چلانا ہم اب دو ایگل QPUs کو 127 کیوبِٹس کے ساتھ حقیقی وقت کے کلاسیکی کنکشن کے ذریعے ایک واحد QPU میں جوڑتے ہیں۔ آلات کو ایک واحد، بڑے پروسیسر کے طور پر چلانے میں موجودہ QPU پر چلنے والے کوانٹم سرکٹس شامل ہیں۔ ضم شدہ QPU پر چلنے والے یونٹری گیٹس اور پیمائشوں کے علاوہ، ہم دونوں آلات پر کیوبِٹس پر عمل کرنے والے گیٹس کو انجام دینے کے لیے متحرک سرکٹس کا استعمال کرتے ہیں۔ یہ سختی سے ہم آہنگی اور تیز کلاسیکی مواصلات کے ذریعے قابل بنایا گیا ہے جو کہ پورے نظام میں پیمائش کے نتائج جمع کرنے اور کنٹرول فلو کا تعین کرنے کے لیے درکار ہیں۔ ہم 134 کیوبِٹس پر ایک گراف اسٹیٹ کو انجینئر کر کے اس حقیقی وقت کے کلاسیکی کنکشن کا تجربہ کرتے ہیں جو دونوں QPUs سے گزرنے والے ہیوی-ہیکساگونل رنگوں سے بنایا گیا ہے (تصویر 3)۔ ان رنگوں کو دو سطحی نظاموں اور ریڈ آؤٹ کے مسائل سے متاثر کیوبِٹس کو خارج کر کے منتخب کیا گیا ہے تاکہ اعلیٰ معیار کے گراف اسٹیٹ کو یقینی بنایا جا سکے۔ یہ گراف تین جہتوں میں ایک رنگ بناتا ہے اور چار طویل فاصلے کے گیٹس کی ضرورت ہوتی ہے جنہیں ہم LO اور LOCC کے ساتھ لاگو کرتے ہیں۔ پچھلے حصے کی طرح، LOCC پروٹوکول کو کٹے ہوئے گیٹ کے لیے دو اضافی کیوبِٹس کی ضرورت ہوتی ہے۔ پچھلے سیکشن کی طرح، ہم اس گراف کے لیے ایک بینچ مارک کرتے ہیں جو دونوں QPUs پر پھیلنے والے کناروں کو لاگو نہیں کرتا ہے۔ چونکہ دونوں آلات کے درمیان کوئی کوانٹم لنک نہیں ہے، سویپ گیٹس کے ساتھ بینچ مارک ناممکن ہے۔ جب ہم LO اور LOCC کے ساتھ گراف کو 99% اعتماد کی سطح پر لاگو کرتے ہیں تو تمام کناروں پر بائی پارٹائٹ اینٹینگلمنٹ کے اعدادوشمار ہوتے ہیں۔ مزید برآں، LO اور LOCC اسٹیبلائزرز کٹے ہوئے کنارے بینچ مارک کے لیے متاثر نہ ہونے والے نوڈز کے لیے ایک ہی معیار رکھتے ہیں (تصویر 3c)۔ طویل فاصلے کے گیٹس سے متاثر اسٹیبلائزرز میں کٹے ہوئے کنارے بینچ مارک کے مقابلے میں غلطی میں نمایاں کمی آتی ہے۔ نوڈ اسٹیبلائزرز پر مطلق غلطیوں کا مجموعہ ∑i∈V|Si − 1|، کٹے ہوئے کنارے بینچ مارک، LOCC اور LO کے لیے بالترتیب 21.0، 19.2 اور 12.6 ہے۔ پہلے کی طرح، ہم LOCC کے LO پر 6.6 اضافی غلطیوں کو ٹیلی پورٹیشن سرکٹ اور کٹے ہوئے بیل جوڑوں میں تاخیر اور CNOT گیٹس سے منسوب کرتے ہیں۔ LOCC نتائج ایک متحرک کوانٹم سرکٹ کو ظاہر کرتے ہیں جس میں دو سب سرکٹس کو حقیقی وقت کے کلاسیکی لنک کے ذریعے جوڑا جاتا ہے جسے دو بصورت دیگر الگ QPUs پر چلایا جا سکتا ہے۔ LO نتائج کو 127 کیوبِٹس والے ایک واحد ڈیوائس پر حاصل کیا جا سکتا ہے جو سب سرکٹس کو لگاتار چلانے کی وجہ سے رن ٹائم میں اضافی عنصر 2 کی لاگت پر ہوتا ہے۔ ، تین جہتوں میں منصوبہ بند باؤنڈری کے ساتھ گراف اسٹیٹ۔ نیلے کنارے کٹے ہوئے کنارے ہیں۔ ، 254 کیوبِٹس والے واحد ڈیوائس کے طور پر چلائے جانے والے دو ایگل QPUs کا کپلنگ میپ۔ پرپل نوڈز a میں گراف اسٹیٹ بنانے والے کیوبِٹس ہیں اور نیلے نوڈز کٹے ہوئے بیل جوڑوں کے لیے استعمال ہوتے ہیں۔ ، ، اسٹیبلائزرز (c) اور ایج وٹنس (d) پر مطلق غلطی جو LOCC (ٹھوس سبز) اور LO (ٹھوس اورنج) کے ساتھ لاگو کی گئی ہے اور کٹے ہوئے کنارے بینچ مارک (ڈو ٹیڈ-ایشی سرخ) پر گراف اسٹیٹ a کے لیے۔ c اور d میں، ستارے اسٹیبلائزرز اور ایج وٹنس دکھاتے ہیں جو کٹس سے متاثر ہوتے ہیں۔ c اور d میں، گرے علاقہ بالترتیب نوڈ اسٹیبلائزرز اور ایج وٹنس کے مطابق پروببلٹی ماس ہے جو کٹ سے متاثر ہوتے ہیں۔ c اور d میں، ہم مشاہدہ کرتے ہیں کہ LO کا نفاذ ڈراپڈ ایج بینچ مارک سے بہتر کارکردگی دکھاتا ہے، جسے ہم بہتر ڈیوائس کنڈیشنز سے منسوب کرتے ہیں کیونکہ یہ ڈیٹا بینچ مارک اور LOCC ڈیٹا سے مختلف دن لیا گیا تھا۔ a b c d بحث اور نتیجہ ہم LO اور LOCC کے ساتھ طویل فاصلے کے گیٹس لاگو کرتے ہیں۔ ان گیٹس کے ساتھ، ہم 103-نوڈ منصوبہ بند جال پر منصوبہ بند باؤنڈری کنڈیشنز کو انجینئر کرتے ہیں اور دو ایگل پروسیسرز کو حقیقی وقت میں جوڑ کر 134 کیوبِٹس پر ایک گراف اسٹیٹ بناتے ہیں، جو ایک واحد چپ کی صلاحیتوں سے آگے بڑھتا ہے۔ یہاں، ہم نے متحرک سرکٹس کی سکیل ایبل خصوصیات کو نمایاں کرنے کے لیے گراف اسٹیٹس کو بطور ایک ایپلیکیشن لاگو کرنے کا انتخاب کیا۔ ہمارے کٹے ہوئے بیل جوڑے فیکٹریاں ref. میں پیش کردہ LOCC اسکیم کو فعال کرتی ہیں۔ LO اور LOCC دونوں پروٹوکول اعلیٰ معیار کے نتائج فراہم کرتے ہیں جو ہارڈ ویئر کے مقامی بینچ مارک سے قریب سے مماثل ہوتے ہیں۔ سرکٹ کٹنگ ناپے گئے آبزرویبلز کے تغیر کو بڑھاتا ہے۔ ہم دونوں LO اور LOCC اسکیمز میں تغیر کو کنٹرول میں رکھ سکتے ہیں جیسا کہ وٹنس پر شماریاتی جانچوں سے ظاہر ہوتا ہے۔ ناپے گئے تغیر پر ایک گہری بحث ضمیمہ معلومات میں پائی جاتی ہے۔ QPD کی وجہ سے ہونے والے تغیر میں اضافہ ہی وہ وجہ ہے کہ تحقیق اب سیمپلنگ اوور ہیڈ کو کم کرنے پر مرکوز ہے۔ یہ حال ہی میں دکھایا گیا ہے کہ ایک ساتھ دو کیوبٹ گیٹس کی کٹنگ سے LO QPDs کے لیے ایک ہی سیمپلنگ اوور ہیڈ کے ساتھ بہترین نتائج حاصل ہوتے ہیں جو LOCC کے ساتھ ہوتا ہے لیکن اس میں ایک اضافی اینسیلا کیوبٹ اور ممکنہ طور پر ری سیٹ کی ضرورت ہوتی ہے۔ LOCC میں، QPD صرف بیل جوڑوں کو کاٹنے کے لیے ضروری ہے۔ اس مہنگے QPD کو، یعنی کوئی شاٹ اوور ہیڈ نہیں، متعدد چپس پر اینٹینگلمنٹ تقسیم کر کے ہٹایا جا سکتا ہے۔ قریبی سے درمیانی مدت میں، یہ روایتی کیبلز پر مائیکرو ویو کے دائرے میں گیٹس چلا کر کیا جا سکتا ہے یا، طویل مدت میں، ایک آپٹیکل-ٹو-مائیکرو ویو ٹرانسڈکشن کے ساتھ۔ اینٹینگلمنٹ کی تقسیم عام طور پر شور والی ہوتی ہے اور اس کے نتیجے میں زیادہ سے زیادہ اینٹینگلڈ اسٹیٹس نہیں بنتی ہیں۔ تاہم، گیٹ ٹیلی پورٹیشن کے لیے ایک زیادہ سے زیادہ اینٹینگلڈ وسیلہ درکار ہوتا ہے۔ اس کے باوجود، زیادہ سے زیادہ اینٹینگلڈ اسٹیٹس QPD کے سیمپلنگ لاگت کو کم کر سکتی ہیں اور زیادہ سے زیادہ اینٹینگلڈ اسٹیٹس کے متعدد کاپیاں ٹیلی پورٹیشن کے لیے ایک خالص اسٹیٹ میں ڈسٹل کی جا سکتی ہیں یا تو کوانٹم سرکٹ کے نفاذ کے دوران یا ممکنہ طور پر لگاتار شاٹس کے درمیان تاخیر کے دوران، جو ری سیٹس کے لیے 250 μs تک بڑی ہو سکتی ہے۔ ان سیٹنگز کے ساتھ مل کر، ہمارے غلطی سے بچاؤ والے اور دبائے گئے متحرک سرکٹس سرکٹ کٹنگ کے سیمپلنگ اوور ہیڈ کے بغیر ایک ماڈیولر کوانٹم کمپیوٹنگ آرکیٹیکچر کو قابل بنائیں گے۔ ایک ایپلیکیشن سیٹنگ میں، سرکٹ کٹنگ ہیملٹونین سمولیشن کو فائدہ پہنچا سکتی ہے۔ یہاں، سرکٹ کٹنگ کی لاگت کٹے ہوئے بانڈز کی طاقت کے وقت کے ارتقاء کے وقت میں اضافہ کرتی ہے۔ یہ لاگت اس لیے کم بانڈز اور/یا مختصر ارتقاء کے اوقات کے لیے معقول ہو سکتی ہے۔ مزید برآں، ref. میں پیش کردہ LO اسکیم کو اینسیلا کیوبِٹس کی ضرورت ہوتی ہے جو ہیڈمارڈ ٹیسٹ میں ہوں، جس کے لیے ایک ٹروٹرائزڈ ٹائم ایولوشن میں اسی بانڈ کو متعدد بار کاٹا جائے تو ایک متحرک سرکٹ کے ذریعے ری سیٹ کی ضرورت ہوگی۔ سرکٹ کٹنگ کو تاروں اور گیٹس دونوں پر لاگو کیا جا سکتا ہے۔ نتیجے میں آنے والے کوانٹم سرکٹس کی ایک مماثل ساخت ہوتی ہے جو ہمارے نقطہ نظر کو دونوں صورتوں میں قابل اطلاق بناتی ہے۔ ہمارا حقیقی وقت کا کلاسیکی لنک طویل فاصلے کے گیٹس کو لاگو کرتا ہے اور کلاسیکی طور پر الگ کوانٹم پروسیسرز کو جوڑتا ہے۔ ہم جو کٹے ہوئے بیل جوڑے پیش کرتے ہیں ان کی قدر ہمارے کام سے آگے ہے۔ مثال کے طور پر، یہ جوڑے براہ راست پیمائش پر مبنی کوانٹم کمپیوٹنگ میں سرکٹس کاٹنے کے لیے استعمال کیے جا سکتے ہیں، جو متحرک سرکٹس پر انحصار کرتا ہے۔ یہ LO کے ساتھ بھی کیا جا سکتا ہے؛ نتیجہ متحرک سرکٹس کے ساتھ ہمارے جیسے ہی ایک نفاذ کی ترتیب ہوگی۔ مزید برآں، سٹگرڈ ڈائنامیکل ڈیکپلنگ کو زیرو-نویز ایکسٹراپولیشن کے ساتھ ملانے سے فیڈ-فارورڈ آپریشنز کی طویل تاخیر کم ہوتی ہے، جو متحرک سرکٹس کے اعلیٰ معیار کے نفاذ کو قابل بناتی ہے۔ ہمارا کام شور کے ذرائع، جیسے کہ تاخیر کے دوران ہونے والے ZZ کراس ٹاک، کو روشن کرتا ہے جنہیں تقسیم شدہ سپر کنڈکٹنگ کوانٹم کمپیوٹرز کے لیے ایک ٹرانسپائلر کو مدنظر رکھنا چاہیے۔ خلاصہ یہ کہ، ہم مظاہرہ کرتے ہیں کہ ہم حقیقی وقت کے کلاسیکی لنک کے ذریعے متحرک سرکٹس سے چلنے والے متعدد کوانٹم پروسیسرز کو ایک کے طور پر استعمال کر سکتے ہیں۔ طریقہ کار سرکٹ کٹنگ ایک کوانٹم سرکٹ میں گیٹس کوانٹم چینلز ہیں جو ڈینسٹی میٹریز ρ پر عمل کرتے ہیں۔ ایک واحد کوانٹم چینل کو کوانٹم چینلز کے مجموعے پر کے طور پر ظاہر کر کے کاٹا جاتا ہے جس کے نتیجے میں QPD چینلز کو سے لاگو کرنا آسان ہے اور انہیں LO یا LOCC (تصویر 1) سے بنایا گیا ہے۔ چونکہ کچھ کوائفینٹ منفی ہوتے ہیں، ہم ایک جائز پروببلٹی ڈسٹری بیوشن کو کوائفینٹ کے ساتھ چینلز پر دوبارہ حاصل کرنے کے لیے ∑i|ai| اور Pi = |ai|/γ متعارف کراتے ہیں۔ یہاں، γ کو QPD کو ایک حقیقی پروببلٹی ڈسٹری بیوشن سے ہٹانے کی مقدار کے طور پر دیکھا جا سکتا ہے اور اس طرح QPD کو لاگو کرنے کی ایک قیمت ہے۔ QPD کے بغیر، ایک آبزرویبل کا اندازہ سے لگایا جاتا ہے۔ تاہم، اس QPD کا استعمال کرتے ہوئے، ہم کے ایک بے لاگ مونٹے کارلو تخمینے کی تعمیر کرتے ہیں QPD تخمینے کی تغیر غیر کٹے ہوئے تخمینے کے مقابلے میں کے ایک فیکٹر سے زیادہ ہوتی ہے (حوالہ)۔ جب n > 1 ایک جیسے چینلز کو کاٹتے ہیں، تو ہم ہر انفرادی چینل
