Mga May-akda: Neereja Sundaresan Theodore J. Yoder Youngseok Kim Muyuan Li Edward H. Chen Grace Harper Ted Thorbeck Andrew W. Cross Antonio D. Córcoles Maika Takita Abstrakto Ang quantum error correction ay nag-aalok ng isang promising path para sa pagsasagawa ng high fidelity quantum computations. Bagaman ang ganap na fault-tolerant na pagpapatupad ng mga algorithm ay nananatiling hindi natutupad, ang mga kamakailang pagpapabuti sa control electronics at quantum hardware ay nagbibigay-daan sa patuloy na advanced na mga demonstrasyon ng mga kinakailangang operasyon para sa error correction. Dito, nagsasagawa kami ng quantum error correction sa mga superconducting qubit na konektado sa isang heavy-hexagon lattice. Nag-encode kami ng isang logical qubit na may distansyang tatlo at nagsasagawa ng ilang round ng fault-tolerant syndrome measurements na nagbibigay-daan sa pagwawasto ng anumang solong fault sa circuitry. Gamit ang real-time feedback, muli naming itinakda ang syndrome at flag qubits nang kondisyonal pagkatapos ng bawat syndrome extraction cycle. Iniulat namin ang decoder-dependent logical error, na may average na logical error bawat syndrome measurement sa Z(X)-basis na ~0.040 (~0.088) at ~0.037 (~0.087) para sa matching at maximum likelihood decoders, ayon sa pagkakabanggit, sa leakage post-selected data. Panimula Ang mga kinalabasan ng quantum computations ay maaaring maging mali, sa praktika, dahil sa ingay sa hardware. Upang alisin ang mga nagresultang fault, ang mga quantum error correction (QEC) code ay maaaring gamitin upang i-encode ang quantum information sa mga protektadong, logical degree of freedom, at pagkatapos ay sa pamamagitan ng pagwawasto ng mga fault nang mas mabilis kaysa sa akumulasyon nito ay nagbibigay-daan sa fault-tolerant (FT) computations. Ang isang kumpletong pagpapatupad ng QEC ay malamang na mangangailangan: paghahanda ng mga logical state; pagbuo ng isang universal set ng logical gates, na maaaring mangailangan ng paghahanda ng mga magic state; paulit-ulit na pagsukat ng mga syndrome; at ang pag-decode ng mga syndrome para sa pagwawasto ng mga error. Kung matagumpay, ang mga nagresultang logical error rates ay dapat na mas mababa kaysa sa mga underlying physical error rates, at bumaba sa pagtaas ng code distances hanggang sa hindi gaanong mahalagang mga halaga. Ang pagpili ng isang QEC code ay nangangailangan ng pagsasaalang-alang ng underlying hardware at ang mga katangian ng ingay nito. Para sa isang heavy-hexagon lattice , ng mga qubit, ang mga subsystem QEC code ay kaakit-akit dahil ang mga ito ay mahusay na angkop para sa mga qubit na may nabawasan na mga koneksyon. Ang iba pang mga code ay nagpakita ng pangako dahil sa kanilang relatibong mataas na threshold para sa FT o malaking bilang ng mga transversal logical gate . Bagaman ang kanilang space at time overhead ay maaaring maging isang malaking balakid para sa scalability, mayroong mga nakakaengganyong diskarte upang mabawasan ang pinakamahal na mga mapagkukunan sa pamamagitan ng paggamit ng ilang anyo ng error mitigation . 1 2 3 4 5 6 Sa proseso ng pag-decode, ang matagumpay na pagwawasto ay nakasalalay hindi lamang sa pagganap ng quantum hardware, kundi pati na rin sa pagpapatupad ng control electronics na ginagamit para sa pagkuha at pagproseso ng classical na impormasyon na nakuha mula sa mga syndrome measurement. Sa ating kaso, ang pag-initialize ng parehong syndrome at flag qubits sa pamamagitan ng real-time feedback sa pagitan ng mga measurement cycle ay maaaring makatulong sa pagpapagaan ng mga error. Sa antas ng pag-decode, samantalang mayroong ilang mga protocol na umiiral upang magsagawa ng QEC nang asynchronous sa loob ng isang FT formalism , , ang rate kung saan natatanggap ang mga error syndrome ay dapat na katumbas ng kanilang classical processing time upang maiwasan ang pagtaas ng backlog ng syndrome data. Gayundin, ang ilang mga protocol, tulad ng paggamit ng magic state para sa isang logical -gate , ay nangangailangan ng aplikasyon ng real-time feed-forward. 7 8 T 9 Kaya, ang pangmatagalang pangitain ng QEC ay hindi nakatuon sa isang solong pangunahing layunin kundi dapat tingnan bilang isang tuluy-tuloy na mga magkakaugnay na gawain. Ang landas ng eksperimental sa pag-unlad ng teknolohiyang ito ay binubuo ng demonstrasyon ng mga gawaing ito nang hiwalay muna at ang kanilang unti-unting kombinasyon sa paglaon, palaging habang patuloy na pinapabuti ang kanilang mga nauugnay na sukatan. Ang ilan sa mga pag-unlad na ito ay makikita sa maraming kamakailang pagsulong sa mga quantum system sa iba't ibang mga pisikal na platform, na nagpakita o nagbigay ng tinatayang ilang mga aspeto ng mga desiderata para sa FT quantum computing. Sa partikular, ang FT logical state preparation ay naipakita sa mga ion , nuclear spins sa diamond at superconducting qubits . Ang paulit-ulit na mga cycle ng syndrome extraction ay naipakita sa superconducting qubits sa maliliit na error detecting codes , , kabilang ang partial error correction pati na rin ang isang universal (kahit hindi FT) set ng single-qubit gates . Ang isang FT na demonstrasyon ng isang universal gate set sa dalawang logical qubit ay kamakailan lamang naiulat sa mga ion . Sa larangan ng error correction, nagkaroon ng mga kamakailang pagsasakatuparan ng distance-3 surface code sa superconducting qubits na may decoding at post-selection , pati na rin ang isang FT implementation ng isang dynamically protected quantum memory gamit ang color code at ang FT state preparation, operation, at measurement, kabilang ang mga stabilizer nito, ng isang logical state sa Bacon-Shor code sa mga ion , . 10 11 12 13 14 15 16 17 18 19 20 20 21 Dito pinagsasama namin ang kakayahan ng real-time feedback sa isang superconducting qubit system na may maximum likelihood decoding protocol hanggang ngayon ay hindi pa nasusuri nang experimental upang mapabuti ang survivability ng mga logical state. Ipinapakita namin ang mga tool na ito bilang bahagi ng FT operation ng isang subsystem code , ang heavy-hexagon code , sa isang superconducting quantum processor. Mahalaga sa paggawa ng aming implementasyon ng code na ito na fault-tolerant ay ang mga flag qubit na, kapag natagpuang hindi zero, ay nag-aalert sa decoder sa mga circuit error. Sa pamamagitan ng conditional na pag-reset ng flag at syndrome qubits pagkatapos ng bawat syndrome measurement cycle, pinoprotektahan namin ang aming system laban sa mga error na nagmumula sa ingay na hindi pagkakapantay-pantay na likas sa energy relaxation. Higit pa rito, ginagamit namin ang mga kamakailang inilarawang decoding strategies at pinapalawak ang mga ideya sa pag-decode upang isama ang mga konsepto ng maximum likelihood , , . 22 1 15 4 23 24 Resulta Ang Heavy-Hexagon Code at Multi-Round Circuits Ang heavy-hexagon code na aming isinasaalang-alang ay isang = 9 qubit code na nag-e-encode ng = 1 logical qubit na may distansyang = 3 . Ang mga at gauge (tingnan ang Fig. a) at stabilizer groups ay nabuo ng n k d 1 Z X 1 Ang mga stabilizer group ay ang mga sentro ng kani-kanilang gauge group . Nangangahulugan ito na ang mga stabilizer, bilang mga produkto ng mga gauge operator, ay maaaring makuha mula sa mga sukat ng mga gauge operator lamang. Ang mga logical operator ay maaaring piliin bilang = 1 2 3 at = 1 3 7. XL X X X ZL Z Z Z Mga gauge operator na (bughaw) at (pula) (eqs. ( ) at ( )) na nakamapa sa 23 qubit na kinakailangan para sa distance-3 heavy-hexagon code. Ang mga code qubit ( 1 − 9) ay ipinapakita sa dilaw, ang mga syndrome qubit ( 17, 19, 20, 22) na ginagamit para sa stabilizers sa bughaw, at ang mga flag qubit at syndrome na ginagamit sa stabilizers sa puti. Ang pagkakasunud-sunod at direksyon ng pag-apply ng mga CX gate sa loob ng bawat sub-section (0 hanggang 4) ay tinukoy ng mga numbered arrow. Circuit diagram ng isang round ng syndrome measurement, kasama ang parehong at stabilizers. Ang circuit diagram ay naglalarawan ng pinapayagan na parallelization ng mga gate operation: ang mga nasa loob ng mga hangganan na itinakda ng mga scheduling barrier (vertical dashed gray lines). Dahil magkakaiba ang bawat two-qubit gate duration, ang panghuling gate scheduling ay natutukoy gamit ang isang standard as-late-as-possible circuit transpilation pass; pagkatapos nito ay idinagdag ang dynamical decoupling sa mga data qubit kung saan pinapayagan ng oras. Ang mga operasyon ng pagsukat at pag-reset ay nakahiwalay sa iba pang mga gate operation ng mga barrier upang payagan ang pantay na dynamical decoupling na maidagdag sa mga idling data qubit. Ang mga decoding graph para sa tatlong round ng ( ) at ( ) stabilizer measurements na may circuit-level noise ay nagbibigay-daan sa pagwawasto ng at errors, ayon sa pagkakabanggit. Ang mga blue at red node sa mga graph ay tumutugma sa difference syndromes, habang ang mga black node ay ang boundary. Ang mga edge ay nag-e-encode ng iba't ibang paraan kung paano maaaring mangyari ang mga error sa circuit gaya ng inilarawan sa teksto. Ang mga node ay may label na ayon sa uri ng stabilizer measurement ( o ), kasama ang isang subscript na nagbibigay-index sa stabilizer, at mga superscript na nagpapahiwatig ng round. Ang mga black edge, na nagmumula sa Pauli errors sa mga code qubit (at kaya naman ay size-2 lamang), ay nagkokonekta sa dalawang graph sa at , ngunit hindi ginagamit sa matching decoder. Ang mga size-4 hyperedge, na hindi ginagamit ng matching, ngunit ginagamit sa maximum likelihood decoder. Ang mga kulay ay para lamang sa kalinawan. Ang pag-translate ng bawat isa sa oras ng isang round ay nagbibigay din ng isang balidong hyperedge (na may ilang pagkakaiba sa mga time boundary). Hindi rin ipinapakita ang anumang size-3 hyperedge. a Z X 1 2 Q Q Q Q Q Q Z X b X Z c Z d X X Z Z X e Y c d f Dito, nakatuon kami sa isang partikular na FT circuit, maraming aming mga pamamaraan ang maaaring magamit nang mas malawak sa iba't ibang mga code at circuit. Dalawang sub-circuit, na ipinapakita sa Fig. b, ay ginawa upang sukatin ang mga - at -gauge operator. Ang -gauge measurement circuit ay kumukuha rin ng kapaki-pakinabang na impormasyon sa pamamagitan ng pagsukat sa mga flag qubit. 1 X Z Z Inihahanda namin ang mga code state sa logical () state sa pamamagitan muna ng paghahanda ng siyam na qubit sa () state at pagsukat ng -gauge ( -gauge). Pagkatapos ay nagsasagawa kami ng mga round ng syndrome measurement, kung saan ang isang round ay binubuo ng isang -gauge measurement na sinusundan ng isang -gauge measurement (ayon sa pagkakabanggit, -gauge na sinusundan ng -gauge). Panghuli, binabasa namin ang lahat ng siyam na code qubit sa ( ) basis. Isinasagawa namin ang parehong mga eksperimento para sa mga paunang logical state at > gayundin, sa pamamagitan lamang ng pag-initialize ng siyam na qubit sa at > sa halip. X Z r Z X X Z Z X Mga Algorithm sa Pag-decode Sa setting ng FT quantum computing, ang isang decoder ay isang algorithm na kumukuha bilang input ng mga syndrome measurement mula sa isang error correcting code at naglalabas ng isang correction sa mga qubit o measurement data. Sa seksyong ito inilalarawan namin ang dalawang decoding algorithm: perfect matching decoding at maximum likelihood decoding. Ang decoding hypergraph ay isang maikling paglalarawan ng impormasyong nakalap ng isang FT circuit at ginawang magagamit sa isang decoding algorithm. Binubuo ito ng isang set ng mga vertex, o error-sensitive events, , at isang set ng mga hyperedge , na nag-e-encode ng mga correlation sa pagitan ng mga events na dulot ng mga error sa circuit. Ang Fig. c–f ay naglalarawan ng mga bahagi ng decoding hypergraph para sa aming eksperimento. 15 V E 1 Ang pagbuo ng isang decoding hypergraph para sa mga stabilizer circuit na may Pauli noise ay maaaring gawin gamit ang mga standard na Gottesman-Knill simulation o katulad na mga teknik sa Pauli tracing . Una, ang isang error-sensitive event ay nilikha para sa bawat pagsukat na deterministic sa error-free circuit. Ang isang deterministic measurement ay anumang pagsukat na ang outcome ∈ {0, 1} ay maaaring mahulaan sa pamamagitan ng pagdaragdag modulo dalawa ng mga measurement outcome mula sa isang set ng mas naunang mga pagsukat. Ibig sabihin, para sa isang error-free circuit, , kung saan ang set ay maaaring mahanap sa pamamagitan ng simulation ng circuit. Itakda ang halaga ng error-sensitive event sa − (mod2), na zero (tinatawag ding trivial) kung walang error. Kaya, ang pagmamasid sa isang non-zero (tinatawag ding non-trivial) error-sensitive event ay nagpapahiwatig na ang circuit ay nakaranas ng hindi bababa sa isang error. Sa aming mga circuit, ang mga error-sensitive event ay alinman sa flag qubit measurements o ang pagkakaiba ng mga kasunod na sukat ng parehong stabilizer (tinatawag din minsan na difference syndromes). 25 26 M m m FM Susunod, ang mga hyperedge ay idinagdag sa pamamagitan ng pagsasaalang-alang sa mga fault sa circuit. Ang aming modelo ay naglalaman ng fault probability para sa bawat isa sa ilang mga bahagi ng circuit pC Dito, pinag-iiba namin ang identity operation id sa mga qubit sa panahon kung kailan ang iba pang mga qubit ay sumasailalim sa mga unitary gate, mula sa identity operation idm sa mga qubit kapag ang iba ay sumasailalim sa measurement at reset. Nire-reset namin ang mga qubit pagkatapos nilang masukat, habang ini-initialize namin ang mga qubit na hindi pa nagagamit sa eksperimento. Sa wakas, ang cx ay ang controlled-not gate, ang h ay ang Hadamard gate, at ang x, y, z ay mga Pauli gate. (tingnan ang Methods “IBM_Peekskill and experimental details” para sa karagdagang detalye). Ang mga numerical value para sa ay nakalista sa Methods “IBM_Peekskill and experimental details”. pC Ang aming error model ay circuit depolarizing noise. Para sa mga initialization at reset error, isang Pauli ang ina-apply na may kaukulang probabilities na init at reset pagkatapos ng ideal state preparation. Para sa mga measurement error, isang Pauli ang ina-apply na may probability na bago ang ideal measurement. Ang isang one-qubit unitary gate (two-qubit gate) ay nakakaranas ng probability na ng isa sa tatlong (labinlima) non-identity one-qubit (two-qubit) Pauli errors na sumusunod sa ideal gate. Mayroong pantay na pagkakataon para sa alinman sa tatlong (labinlima) Pauli errors na mangyari. X p p X C pC Kapag ang isang solong fault ay nangyari sa circuit, nagdudulot ito ng ilang subset ng error-sensitive events na maging non-trivial. Ang set ng mga error-sensitive event na ito ay nagiging isang hyperedge. Ang set ng lahat ng hyperedges ay . Ang dalawang magkaibang fault ay maaaring humantong sa parehong hyperedge, kaya ang bawat hyperedge ay maaaring ituring na kumakatawan sa isang set ng mga fault, bawat isa sa mga ito ay indibidwal na nagiging sanhi ng mga event sa hyperedge na maging non-trivial. Kasama sa bawat hyperedge ang isang probability, na, sa unang pagkakasunud-sunod, ay ang kabuuan ng mga probability ng mga fault sa set. E Ang isang fault ay maaari ring humantong sa isang error na, kapag na-propagate hanggang sa dulo ng circuit, ay anti-commutes sa isa o higit pa sa mga logical operator ng code, na nangangailangan ng isang logical correction. Ipinapalagay namin para sa generality na ang code ay may logical qubits at isang basis ng 2 logical operators, ngunit tandaan na = 1 para sa heavy-hexagon code na ginamit sa eksperimento. Maaari naming subaybayan kung aling mga logical operator ang anti-commutes sa error gamit ang isang vector mula sa . Kaya, ang bawat hyperedge ay may label din ng isa sa mga vector na ito , na tinatawag na logical label. Tandaan na kung ang code ay may distansyang hindi bababa sa tatlo, ang bawat hyperedge ay may natatanging logical label. k k k h Panghuli, napapansin namin na ang isang decoding algorithm ay maaaring pumili na pasimplehin ang decoding hypergraph sa iba't ibang paraan. Isang paraan na palagi naming ginagamit dito ay ang proseso ng deflagging. Ang mga flag measurement mula sa mga qubit 16, 18, 21, 23 ay basta na lamang binabalewala nang walang anumang correction na ina-apply. Kung ang flag 11 ay non-trivial at 12 trivial, i-apply ang sa 2. Kung ang 12 ay non-trivial at 11 trivial, i-apply ang sa qubit 6. Kung ang flag 13 ay non-trivial at 14 trivial, i-apply ang sa qubit 4. Kung ang 14 ay non-trivial at 13 trivial, i-apply ang sa qubit 8. Tingnan ang ref. para sa mga detalye kung bakit ito sapat para sa fault-tolerance. Ito ay nangangahulugan na sa halip na isama ang mga error-sensitive event mula sa mga flag qubit measurement nang direkta, pre-process namin ang data sa pamamagitan ng paggamit ng impormasyon mula sa flag upang mag-apply ng virtual Pauli corrections at ayusin ang mga kasunod na error-sensitive event nang naaayon. Ang mga hyperedge para sa deflagged hypergraph ay maaaring mahanap sa pamamagitan ng stabilizer simulation na nagsasama ng mga correction. Hayaan na ang tumukoy sa bilang ng mga round. Pagkatapos ng deflagging, ang laki ng set para sa (resp. basis) experiments ay ∣ ∣ = 6 + 2 (resp. 6 + 4), dahil sa pagsukat ng anim na stabilizer bawat round at pagkakaroon ng dalawa (resp. apat) na paunang error-sensitive stabilizers pagkatapos ng state preparation. Ang laki ng ay katulad na ∣ ∣ = 60 − 13 (resp. 60 − 1) para sa > 0. Z Z Z Z 15 Z Z r V Z X V r r E E r r r Sa pagsasaalang-alang ng at errors nang hiwalay, ang problema ng paghahanap ng minimum weight error correction para sa surface code ay maaaring mabawasan sa paghahanap ng minimum weight perfect matching sa isang graph . Ang mga matching decoder ay patuloy na pinag-aaralan dahil sa kanilang praktikalidad at malawak na aplikasyon , . Sa seksyong ito, inilalarawan namin ang matching decoder para sa aming distance-3 heavy-hexagon code. X Z 4 27 28 29 Ang mga decoding graph, isa para sa -errors (Fig. c) at isa para sa -errors (Fig. d), para sa minimum weight perfect matching ay sa katunayan mga subgraph ng decoding hypergraph sa nakaraang seksyon. Tumutuon tayo dito sa graph para sa pagwawasto ng -errors, dahil ang -error graph ay kahalintulad. Sa kasong ito, mula sa decoding hypergraph, pinapanatili namin ang mga node na tumutugma sa (ang pagkakaiba ng mga kasunod na) -stabilizer measurements at mga edge (i.e., mga hyperedge na may sukat dalawa) sa pagitan nila. Bukod pa rito, ang isang boundary vertex ay nilikha, at ang mga size-one hyperedge na { } na may ∈ , ay kinakatawan sa pamamagitan ng pagsasama ng mga edge { , }. Lahat ng mga edge sa -error graph ay nagmamana ng mga probability at logical label mula sa kanilang kaukulang mga hyperedge (tingnan ang Table para sa at -error edge data para sa 2-round experiment). X 1 Z 1 X Z VZ Z b v v VZ v b X 1 X Z Ang isang perfect matching algorithm ay kumukuha ng isang graph na may weighted edges at isang even-sized set ng mga highlighted node, at naglalabas ng isang set ng mga edge sa graph na nagkokonekta sa lahat ng highlighted nodes nang pares-pares at may minimum total weight sa lahat ng ganitong mga set ng edge. Sa ating kaso, ang mga highlighted node ay ang mga non-trivial error-sensitive events (kung mayroong odd number, ang boundary node ay highlighted din), at ang mga edge weight ay pinipiling lahat ay isa (uniform method) o itinakda bilang , kung saan ay ang edge probability (analytic method). Ang huling pagpipilian ay nangangahulugan na ang kabuuang bigat ng isang set ng edge ay katumbas ng log-likelihood ng set na iyon, at ang minimum weight perfect matching ay sinusubukang i-maximize ang likelihood na ito sa mga edge sa graph. pe Dahil sa isang minimum weight perfect matching, maaaring gamitin ang mga logical label ng mga edge sa matching upang magpasya sa isang correction sa logical state. Bilang alternatibo, ang -error ( -error) graph para sa matching decoder ay gayon na ang bawat edge ay maaaring maiugnay sa isang code qubit (o isang measurement error), kung X Z
