Mpanoratra: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger Famintinana Ny solosaina Quantum dia manodina ny vaovao araka ny fitsipiky ny mekanika quantique. Ny fitaovana quantique ankehitriny dia misy tabataba, tsy mahazaka vaovao afa-tsy mandritra ny fotoana fohy ary voafetra amin'ny bits quantique vitsivitsy, antsoina hoe qubits, izay matetika amboarina amin'ny fifandraisana planar . Na izany aza, ny fampiharana maro amin'ny computing quantique dia mitaky fifandraisana bebe kokoa noho ny latabatra planar omen'ny fitaovana amin'ny qubits marobe noho izay azo amin'ny vondrona mpitantana quantique tokana (QPU). Manantena ny fiaraha-monina ny hamaha ireo fetrany ireo amin'ny alàlan'ny fampifandraisana ny QPU amin'ny alàlan'ny fifandraisana mahazatra, izay tsy mbola notsanganin'ny fanandramana. Eto izahay dia manao fanandramana ny circuits mavitrika miady amin'ny lesoka sy ny famakiana ny circuits mba hamoronana toeran'ny quantique mitaky fifandraisana tsy tapaka amin'ny qubits hatramin'ny 142 miely amin'ny QPU roa misy qubits 127 tsirairay mifandray amin'ny fotoana tena izy amin'ny rohy mahazatra. Ao anaty circuit mavitrika, ny gates quantique dia azo fehezina amin'ny alalan'ny informatika araka ny vokatra avy amin'ny fandrefesana eo afovoan'ny circuit mandritra ny fotoana fiasana, izany hoe, ao anatin'ny ampahany kely amin'ny fotoana fihenjanan'ny qubits. Ny rohy mahazatra tena izy dia ahafahanay mampihatra gate quantique amin'ny QPU iray miankina amin'ny vokatra avy amin'ny fandrefesana amin'ny QPU hafa. Fanampin'izany, ny fifehezana mitsitsy ny lesoka dia manatsara ny fifandraisan'ny qubit sy ny lisitry ny toromarika amin'ny fitaovana, ka mampitombo ny fahasamihafana amin'ny solosaina quantique anay. Ny asa ataonay dia mampiseho fa afaka mampiasa processeur quantique maromaro izahay ho iray miaraka amin'ny circuits mavitrika miady amin'ny lesoka noforonin'ny rohy mahazatra tena izy. 1 Lehibeny Ny solosaina quantique dia manodina ny vaovao voarakitra anaty bits quantique miaraka amin'ny fandidiana unitary. Na izany aza, ny solosaina quantique dia misy tabataba ary ny ankamaroan'ny architectures lehibe dia manamboatra ny qubits ara-batana amin'ny latabatra planar. Na eo aza izany, ny processeur ankehitriny miaraka amin'ny fampihenana ny lesoka dia afaka mampifanaraka ny modely Ising-native amin'ny fitaovana misy qubits 127 ary mandrefy ny observables amin'ny ambaratonga izay manomboka miady mafy ny fomba brute-force amin'ny solosaina mahazatra . Ny tombontsoa azo avy amin'ny solosaina quantique dia miankina amin'ny fanitarana bebe kokoa sy ny famahana ny fifandraisan'ny qubit voafetra. Ny fomba modular dia zava-dehibe amin'ny fanitarana ny processeur quantique ankehitriny misy tabataba ary amin'ny fahazoana ny isan'ny qubits ara-batana ilaina amin'ny fahazoana fahazoan-dalana maharitra . Ny architectures ion-trapped sy neutral atom dia afaka mahazo modularity amin'ny alàlan'ny famindrana ara-batana ny qubits , . Amin'ny fanombohana, ny modularity amin'ny superconducting qubits dia azo amin'ny alàlan'ny interconnects fohy mifandray amin'ny chip mifanila , . 1 2 3 4 5 6 7 8 Amin'ny ankapobeny, ny gates lavitra miasa amin'ny faritra microwave dia mety ho tanterahana amin'ny alàlan'ny tariby mahazatra lava , , . Izany dia ahafahanana fifandraisana qubit tsy planar mifanaraka amin'ny fanitsiana lesoka mahomby . Ny safidy maharitra dia ny fampifandraisana ny QPU lavitra amin'ny rohy optika mampiasa fampitana microwave amin'ny optika , izay tsy mbola naseho, araka ny fahalalantsika. Fanampin'izany, ny circuits mavitrika dia manitatra ny vondron'ny fandidiana amin'ny solosaina quantique amin'ny alàlan'ny fampandehanana fandrefesana eo afovoan'ny circuit (MCMs) ary mifehy amin'ny alàlan'ny informatika ny gate mandritra ny fotoana fihenjanan'ny qubits. Manatsara ny kalitaon'ny algorithm izy ireo sy ny fifandraisan'ny qubit . Araka ny hasehontsika, ny circuits mavitrika dia ahafahanana modular amin'ny fampifandraisana ny QPU amin'ny fotoana tena izy amin'ny alàlan'ny rohy mahazatra. 9 10 11 3 12 13 14 Mampiasa fomba mifanentana izahay mifototra amin'ny gates virtoaly mba hampiharana fifandraisana lavitra amin'ny architecture modular. Mampifandray ny qubits amin'ny toerana rehetra izahay ary mamorona ny antontan'isa momba ny fanakorontanana amin'ny alàlan'ny fampivoahana quasi-probability (QPD) , , . Ampitahinay ny paikady Local Operations (LO) ihany ho an'ny iray nampitomboina Classical Communication (LOCC) . Ny paikady LO, naseho tamin'ny sehatry ny qubits roa , dia mitaky ny fampandehanana circuits quantique maromaro amin'ny fandidiana eo an-toerana ihany. Mifanohitra amin'izany kosa, mba hampiharana ny LOCC, dia mampiasa entana Bell virtoaly ao anaty circuit teleportation izahay mba hamoronana gates roa-qubit , . Amin'ny fitaovana quantique misy fifandraisana manify sy planar, ny famoronana entana Bell eo anelanelan'ny qubits rehetra dia mitaky gate controlled-NOT (CNOT) lavitra. Mba hisorohana ireo gates ireo, mampiasa QPD izahay amin'ny fandidiana eo an-toerana ka miteraka entana Bell voatsinapy izay ampiasain'ny teleportation. Ny LO dia tsy mila ny rohy mahazatra ka noho izany dia mora kokoa ny hampiharina noho ny LOCC. Na izany aza, satria ny LOCC dia mitaky circuit template tokana misy parameter, dia mahomby kokoa ny famoronana azy noho ny LO ary ny vidin'ny QPD dia ambany kokoa noho ny vidin'ny paikady LO. 15 16 17 16 17 18 19 20 Ny asa ataonay dia manao fandraisana anjara lehibe efatra. Voalohany, manolotra ny circuits quantique sy ny QPD izahay mba hamoronana entana Bell voatsinapy maromaro mba hampiharana ny gates virtoaly ao amin'ny ref. . Faharoa, manindry sy mampihena ny lesoka avy amin'ny fahatarana ny fitaovana fanaraha-maso mahazatra ao anaty circuits mavitrika izahay miaraka amin'ny fampifangaroana ny fanalefahana ny fampandrosoana sy ny extrapolation tsy misy lesoka . Fahatelo, ampiasainay ireo fomba ireo mba hamoronana fepetra sisintany tsy tapaka amin'ny graph state misy node 103. Fahefatra, asehonay ny fifandraisana mahazatra tena izy eo anelanelan'ny QPU roa misaraka, ka mampiseho fa ny rafitra QPU mizara dia azo ampiasaina ho iray amin'ny alàlan'ny rohy mahazatra . Nampiarahina amin'ny circuits mavitrika, izany dia ahafahanay mampiasa ny chip roa ho toy ny solosaina quantique tokana, izay asehonay amin'ny alàlan'ny famoronana graph state tsy tapaka izay mandrakotra ny fitaovana roa amin'ny qubits 142. Miarahaba ny lalana ho avy izahay mba hamoronana gates lavitra ary manome ny fanatsoahan-kevitray. 17 21 22 23 Famakiana ny Circuits Mampandeha circuits quantique lehibe izay mety tsy ho azo tanterahina mivantana amin'ny fitaovanay izahay noho ny fetrany amin'ny isan'ny qubit na fifandraisana amin'ny famakiana gates. Ny famakiana circuit dia mampitotongana ny subcircuits izay azo tanterahana tsirairay , , , , , . Na izany aza, tsy maintsy mampandeha isika ny isan'ny circuits nitombo, izay antsoinay hoe sampling overhead. Ny vokatra avy amin'ireo subcircuits ireo dia avy eo mivondronana amin'ny alàlan'ny informatika mba hahazoana ny vokatra amin'ny circuit voalohany ( ). 15 16 17 24 25 26 Methods Satria ny iray amin'ireo fandraisana anjara lehibe amin'ny asa ataonay dia ny fampiharana ny gates virtoaly miaraka amin'ny LOCC, dia asehontsika ny fomba hamoronana ny entana Bell voatsinapy ilaina amin'ny fandidiana eo an-toerana. Eto, entana Bell voatsinapy maromaro no voadio amin'ny alàlan'ny circuits quantique misy parameter, izay antsoinay hoe orinasa entana Bell (Fig. ). Ny famakiana entana maromaro miaraka dia mitaky sampling overhead ambany kokoa . Satria ny orinasa entana Bell voatsinapy dia mamorona circuits quantique misy rohy roa, apetrakay eo akaikin'ny qubits izay manana gates lavitra ny subcircuits tsirairay. Ny harena vokatr'izany dia avy eo ampiasaina amin'ny circuit teleportation. Ohatra, ao amin'ny Fig. , ny entana Bell voatsinapy dia ampiasaina mba hamoronana gates CNOT amin'ny mpivady qubit (0, 1) sy (2, 3) (jereo ny fizarana ' '). 1b,c 17 1b Cut Bell pair factories , Fanehoana ny architecture IBM Quantum System Two. Eto, QPU Eagle roa misy qubits 127 dia mifandray amin'ny rohy mahazatra tena izy. Ny QPU tsirairay dia fehezin'ny elektronika ao anaty rack-ny. Mifanaraka tsara ny rack roa mba hampiasana ny QPU roa ho iray. , Circuit quantique template mba hampiharana gates CNOT virtoaly amin'ny mpivady qubit ( 0, 1) sy ( 2, 3) miaraka amin'ny LOCC amin'ny alàlan'ny fampiasana entana Bell voatsinapy ao anaty circuit teleportation. Ny tsipika roa miloko volomparasy dia maneho ny rohy mahazatra tena izy. , Orinasa entana Bell voatsinapy 2( ) ho an'ny entana Bell roa voatsinapy miaraka. Ny QPD dia manana andian-teny parameter 27 samihafa . Eto, . a b q q q q c C θ i θ i Fepetra Sisintany Tsy Tapaka Manamboatra graph state | ⟩ miaraka amin'ny fepetra sisintany tsy tapaka izahay ao amin'ny ibm_kyiv, processeur Eagle , mihoatra ny fetra apetraky ny fifandraisany ara-batana (jereo ny fizarana ' '). Eto, manana ∣ ∣ = 103 node ary mitaky rohy efatra lavitra lr = {(1, 95), (2, 98), (6, 102), (7, 97)} eo anelanelan'ny qubits ambony sy ambany amin'ny processeur Eagle (Fig. ). Mandrefy ny stabilisateurs node isaky ny node ∈ sy ny stabilisateurs edge niforona tamin'ny vokatra manerana ny sisiny tsirairay ( , ) ∈ . Avy amin'ireo stabilisateurs ireo, manangana fijoroana vavolombelona momba ny fanakorontanana izahay , izay ratsy raha misy fanakorontanana bipartite eo amin'ny sisiny ( , ) ∈ (ref. ) (jereo ny fizarana ' '). Mifantoka amin'ny fanakorontanana bipartite izahay satria izany no harena tianay averina amin'ny gates virtoaly. Ny fandrefesana ny fijoroana vavolombelona eo anelanelan'ny antoko roa mahery dia handrefy ny kalitaon'ny gates tsy virtoaly sy ny fandrefesana ka mahatonga ny fiantraikan'ny gates virtoaly ho tsy mazava. G 1 Graph states G V E 2a Si i V SiSj i j E i j E 27 Entanglement witness , Ny graph mifikitra amin'ny hexagonal dia aforitra eo aminy ho endrika tubular amin'ny alàlan'ny sisiny (1, 95), (2, 98), (6, 102) ary (7, 97) voalaza mazava amin'ny manga. Izahay dia manapaka ireo sisiny ireo. , Ny stabilisateurs node (ambony) sy ny fijoroana vavolombelona , (ambany), miaraka amin'ny 1 standard deviation ho an'ny node sy sisiny akaiky ny sisiny lavitra. Ny tsipika mitsangana mitsikitsiky dia mampivondrona ny stabilisateurs sy ny fijoroana vavolombelona araka ny elany amin'ny sisiny voatsinapy. , Ny fizarana Cumulative distribution function ny lesoka stabilisateurs. Ny kintana dia manondro ny stabilisateurs node izay manana sisiny nampiharina tamin'ny gate lavitra. Ao amin'ny benchmark sisiny voatsinapy (tsipika mena dash-dotted), ny gates lavitra dia tsy nampiharina ary ny stabilisateurs voasoritry ny kintana dia manana lesoka tokana. Ny faritra volondavenona dia ny vovo-baolina valiny mifanaraka amin'ny stabilisateurs node voakasiky ny cuts. a b Sj c Sj Manomana | ⟩ izahay amin'ny fomba telo samihafa. Ny sisiny native amin'ny fitaovana dia foana nampiharina tamin'ny gates CNOT fa ny fepetra sisintany tsy tapaka dia nampiharina tamin'ny (1) SWAP gates, (2) LOCC ary (3) LO mba hampifandraisana ny qubits manerana ny latabatra. Ny tena maha-samihafa eo amin'ny LOCC sy ny LO dia ny fandidiana feed-forward misy gates qubit tokana miankina amin'ny vokatra fandrefesana 2 , izay no isan'ny cuts. Ny tsirairay amin'ireo tranga 22 dia manaitra fampifangaroana tokana ny gates sy/na amin'ny qubits mety. Ny fahazoana ny valin'ny fandrefesana, ny famantarana ny tranga mifanaraka aminy ary ny fandraisana andraikitra araka izany dia tanterahana amin'ny fotoana tena izy amin'ny alàlan'ny fitaovana fanaraha-maso, amin'ny vidin'ny fahatarana nampiana maharitra. Mampihena sy manindry ny lesoka vokatry ny fahatarana izahay amin'ny alàlan'ny extrapolation tsy misy lesoka sy ny fanalefahana dynamical miampy tsikelikely , (jereo ny fizarana ' '). G n n n X Z 22 21 28 Error-mitigated quantum circuit switch instructions Mampitaha ny fampiharana SWAP, LOCC ary LO an'ny | ⟩ amin'ny graph state native amin'ny fitaovana izahay amin'ny ′ = ( , ′) azo amin'ny alàlan'ny fanesorana ny gates lavitra, izany hoe, ′ = lr. Ny circuit manomana ny | ′⟩ dia mitaky gates CNOT 112 fanampiny amboarina amin'ny sosona telo manaraka ny topôlôjia mifikitra amin'ny hexagonal amin'ny processeur Eagle. Ity circuit ity dia hanao tatitra momba ny lesoka lehibe rehefa mandrefy ny stabilisateurs node sy edge an'ny | ⟩ ho an'ny node amin'ny cut gate satria natao hampiharana ny | ′⟩. Antsoinay hoe dropped edge benchmark ity benchmark native amin'ny fitaovana ity. Ny circuit miorina amin'ny swap dia mitaky gates CNOT 262 fanampiny mba hamoronana ny gates lavitra lr, izay mampihena be ny sandan'ny stabilisateurs refesina (Fig. ). Mifanohitra amin'izany kosa, ny fampiharana LOCC sy LO ny edges ao amin'ny lr dia tsy mitaky SWAP gates. Ny lesoka amin'ny stabilisateurs node sy edge ho an'ny node tsy voakasiky ny cut gate dia manaraka akaiky ny dropped edge benchmark (Fig. ). Mifanohitra amin'izany, ny stabilisateurs voakasiky ny virtual gate dia manana lesoka ambany kokoa noho ny dropped edge benchmark sy ny fampiharana swap (Fig. , marika kintana). Amin'ny maha-metric kalitao ankapobeny, aloha izahay no mitatitra ny sandan'ny lesoka rehetra amin'ny stabilisateurs node, izany hoe, ∑ ∈ ∣ − 1∣ (Extended Data Table ). Ny overhead SWAP lehibe dia tompon'andraikitra amin'ny lesoka sandany absoluty 44.3. Ny lesoka 13.1 amin'ny dropped edge benchmark dia voafehin'ny node valo amin'ny cuts efatra (Fig. , marika kintana). Mifanohitra amin'izany, ny lesoka LOCC sy LO dia voakasiky ny MCMs. Manome tsiny ny lesoka fanampiny 1.9 amin'ny LOCC mihoatra ny LO ho an'ny fahatarana sy ny gates CNOT ao anaty circuit teleportation sy entana Bell voatsinapy izahay. Ao amin'ny vokatra miorina amin'ny SWAP, tsy mahatsikaritra fanakorontanana amin'ny sisiny 35 amin'ny 116 amin'ny ambaratonga fahatokisana 99% (Fig. ). Ho an'ny fampiharana LO sy LOCC, mijery ny antontan'isa momba ny fanakorontanana bipartite manerana ny sisiny rehetra ao amin'ny amin'ny ambaratonga fahatokisana 99% (Fig. ). Ireo metric ireo dia mampiseho fa ny virtual long-range gates dia mamokatra stabilisateurs miaraka amin'ny lesoka kely kokoa noho ny decomposition ho SWAPs. Fanampin'izany, mitazona ny variance ho ambany ampy izy ireo mba hanamarina ny antontan'isa momba ny fanakorontanana. G G V E E EE G G G E 2b–d E 2b,c 2c i V Si 1 2c 2b,d G 2e Fampandehanana QPU Roa ho Iray Ankehitriny dia mampivondrona QPU Eagle roa misy qubits 127 tsirairay ho QPU tokana izahay amin'ny alàlan'ny fifandraisana mahazatra tena izy. Ny fampandehanana ireo fitaovana ho toy ny processeur tokana, lehibe kokoa dia ahitana ny fampiharana circuits quantique mandrakotra ny rejistra qubit lehibe kokoa. Raha tsy misy ny gates unitary sy ny fandrefesana miasa miaraka amin'ny QPU mitambatra, dia mampiasa circuits mavitrika izahay mba hanao gates izay miasa amin'ny qubits amin'ny fitaovana roa. Izany dia azo amin'ny alàlan'ny fanaraha-maso henjana sy ny fifandraisana mahazatra haingana eo anelanelan'ny fitaovana misaraka ara-batana izay takiana mba hanangonana valin'ny fandrefesana sy hamaritana ny fifehezana ny rafitra manontolo . 29 Andraminay ity fifandraisana mahazatra tena izy ity amin'ny alàlan'ny famoronana graph state amin'ny qubits 134 namboarina avy amin'ny peratra hexagonal mifikitra izay mandeha amin'ny QPU roa (Fig. ). Ireo peratra ireo dia nofidin'ny fanesorana ny qubits voan'ny rafitra roa-level sy ny olana amin'ny famakiana mba hiantohana ny graph state avo lenta. Ity graph ity dia mamorona peratra amin'ny dimension telo ary mitaky gates lavitra efatra izay ampiharinay amin'ny LO sy LOCC. Tahaka ny teo aloha, ny protocole LOCC dia mitaky qubits fanampiny roa isaky ny cut gate ho an'ny entana Bell vo 3
