```html लेखक: अल्मुडेना कैरेरा वाज़क्वेज़ कैरोलिन टोर्नो डिएगो रिस्टे स्टीफ़न वोर्नर माइका ताकिता डैनियल जे. एगर सारांश क्वांटम कंप्यूटर क्वांटम यांत्रिकी के नियमों से सूचनाओं को संसाधित करते हैं। वर्तमान क्वांटम हार्डवेयर शोरगुल वाला होता है, सूचनाओं को थोड़े समय के लिए ही संग्रहीत कर सकता है और कुछ क्वांटम बिट्स, यानी क्यूबिट्स तक ही सीमित होता है, जो आमतौर पर एक समतल कनेक्टिविटी में व्यवस्थित होते हैं। । हालांकि, क्वांटम कंप्यूटिंग के कई अनुप्रयोगों में हार्डवेयर द्वारा प्रदान की जाने वाली समतल जाली की तुलना में अधिक कनेक्टिविटी की आवश्यकता होती है, और अधिक क्यूबिट्स की आवश्यकता होती है जो एक एकल क्वांटम प्रोसेसिंग यूनिट (QPU) पर उपलब्ध हैं। समुदाय को शास्त्रीय संचार का उपयोग करके QPUs को जोड़कर इन सीमाओं को दूर करने की उम्मीद है, जिसे अभी तक प्रयोगात्मक रूप से सिद्ध नहीं किया गया है। यहां हम त्रुटि-शमनशील गतिशील सर्किट और सर्किट कटिंग को प्रयोगात्मक रूप से महसूस करते हैं ताकि आवधिक कनेक्टिविटी की आवश्यकता वाले क्वांटम राज्यों को बनाया जा सके, जिसमें 142 क्यूबिट्स तक हों जो दो QPUs में फैले हों, प्रत्येक 127 क्यूबिट्स के साथ वास्तविक समय में शास्त्रीय लिंक से जुड़े हों। एक गतिशील सर्किट में, क्वांटम गेट्स को मध्य-सर्किट मापों के परिणामों द्वारा शास्त्रीय रूप से नियंत्रित किया जा सकता है, अर्थात, क्यूबिट्स के सुसंगत समय के एक अंश के भीतर। हमारा वास्तविक-समय शास्त्रीय लिंक हमें दूसरे QPU पर माप के परिणाम के आधार पर एक QPU पर क्वांटम गेट लगाने में सक्षम बनाता है। इसके अलावा, त्रुटि-शमनशील नियंत्रण प्रवाह क्यूबिट कनेक्टिविटी और हार्डवेयर के निर्देश सेट को बढ़ाता है, जिससे हमारे क्वांटम कंप्यूटरों की बहुमुखी प्रतिभा बढ़ जाती है। हमारा काम प्रदर्शित करता है कि हम वास्तविक समय शास्त्रीय लिंक द्वारा सक्षम त्रुटि-शमनशील गतिशील सर्किट के साथ कई क्वांटम प्रोसेसर को एक के रूप में उपयोग कर सकते हैं। 1 मुख्य क्वांटम कंप्यूटर यूनिटरी ऑपरेशनों के साथ क्वांटम बिट्स में एन्कोड की गई जानकारी को संसाधित करते हैं। हालांकि, क्वांटम कंप्यूटर शोरगुल वाले होते हैं और अधिकांश बड़े पैमाने की आर्किटेक्चर भौतिक क्यूबिट्स को एक समतल जाली में व्यवस्थित करती हैं। फिर भी, त्रुटि शमन के साथ वर्तमान प्रोसेसर पहले से ही 127 क्यूबिट्स के हार्डवेयर-नेटिव इसिंग मॉडल का अनुकरण कर सकते हैं और ऐसे पैमाने पर अवलोकन योग्य माप सकते हैं जहां शास्त्रीय कंप्यूटरों के साथ ब्रूट-फोर्स दृष्टिकोण संघर्ष करना शुरू कर देते हैं। । क्वांटम कंप्यूटरों की उपयोगिता आगे स्केलिंग और उनकी सीमित क्यूबिट कनेक्टिविटी पर काबू पाने पर निर्भर करती है। वर्तमान शोरगुल वाले क्वांटम प्रोसेसर को स्केल करने के लिए एक मॉड्यूलर दृष्टिकोण महत्वपूर्ण है और दोष सहिष्णुता के लिए आवश्यक भौतिक क्यूबिट्स की बड़ी संख्या प्राप्त करने के लिए । फंसे हुए आयन और तटस्थ परमाणु आर्किटेक्चर भौतिक रूप से क्यूबिट्स को ले जाकर मॉड्यूलरिटी प्राप्त कर सकते हैं , । निकट अवधि में, सुपरकंडक्टिंग क्यूबिट्स में मॉड्यूलरिटी आसन्न चिप्स को जोड़ने वाले शॉर्ट-रेंज इंटरकनेक्ट्स द्वारा प्राप्त की जाती है , । 1 2 3 4 5 6 7 8 मध्यम अवधि में, माइक्रोवेव व्यवस्था में संचालित लंबी दूरी के गेट पारंपरिक केबलों पर संचालित किए जा सकते हैं , , । यह कुशल त्रुटि सुधार के लिए उपयुक्त गैर-समतल क्यूबिट कनेक्टिविटी को सक्षम करेगा । एक दीर्घकालिक विकल्प माइक्रोवेव से ऑप्टिकल ट्रांसडक्शन का लाभ उठाने वाले एक ऑप्टिकल लिंक का उपयोग करके दूरस्थ QPUs को उलझाना है , जिसे हमारी जानकारी के अनुसार अभी तक प्रदर्शित नहीं किया गया है। इसके अलावा, गतिशील सर्किट मध्य-सर्किट मापों (MCMs) को निष्पादित करके और क्यूबिट्स के सुसंगत समय के भीतर एक गेट को शास्त्रीय रूप से नियंत्रित करके एक क्वांटम कंप्यूटर के संचालन के सेट का विस्तार करते हैं। वे एल्गोरिथम गुणवत्ता और क्यूबिट कनेक्टिविटी को बढ़ाते हैं । जैसा कि हम दिखाएंगे, गतिशील सर्किट एक शास्त्रीय लिंक के माध्यम से वास्तविक समय में QPUs को जोड़कर मॉड्यूलरिटी को भी सक्षम करते हैं। 9 10 11 3 12 13 14 हम एक मॉड्यूलर आर्किटेक्चर में लंबी दूरी की अंतःक्रियाओं को लागू करने के लिए आभासी गेट्स पर आधारित एक पूरक दृष्टिकोण अपनाते हैं। हम मनमानी स्थानों पर क्यूबिट्स को जोड़ते हैं और एक आभासी-सांख्यिकीय अपघटन (QPD) के माध्यम से उलझाव के आंकड़े बनाते हैं। , , । हम एक स्थानीय संचालन (LO) केवल योजना की तुलना एक शास्त्रीय संचार (LOCC) द्वारा संवर्धित योजना से करते हैं। । LO योजना, दो-क्यूबिट सेटिंग में प्रदर्शित की गई , केवल स्थानीय संचालन के साथ कई क्वांटम सर्किट निष्पादित करने की आवश्यकता है। इसके विपरीत, LOCC को लागू करने के लिए, हम दो-क्यूबिट गेट बनाने के लिए एक टेलीपोर्टेशन सर्किट में आभासी बेल जोड़े का उपभोग करते हैं। , । विरल और समतल कनेक्टिविटी वाले क्वांटम हार्डवेयर पर, मनमानी क्यूबिट्स के बीच एक बेल जोड़ी बनाने के लिए एक लंबी दूरी के नियंत्रित-NOT (CNOT) गेट की आवश्यकता होती है। इन गेटों से बचने के लिए, हम स्थानीय संचालन पर एक QPD का उपयोग करते हैं जिसके परिणामस्वरूप कटे हुए बेल जोड़े होते हैं जिनका टेलीपोर्टेशन उपभोग करता है। LO को शास्त्रीय लिंक की आवश्यकता नहीं होती है और इसलिए यह LOCC की तुलना में लागू करने में सरल है। हालांकि, चूंकि LOCC को केवल एक पैरामीटरयुक्त टेम्पलेट सर्किट की आवश्यकता होती है, इसलिए इसे LO की तुलना में संकलित करना अधिक कुशल है और इसके QPD की लागत LO योजना की लागत से कम है। 15 16 17 16 17 18 19 20 हमारे काम में चार मुख्य योगदान हैं। पहला, हम रेफ में आभासी गेट्स को लागू करने के लिए कई कटे हुए बेल जोड़ों को बनाने के लिए क्वांटम सर्किट और QPD प्रस्तुत करते हैं। । दूसरा, हम गतिशील सर्किट में शास्त्रीय नियंत्रण हार्डवेयर की विलंबता से उत्पन्न त्रुटियों को दबाते और कम करते हैं गतिशील डिकोडिंग और शून्य-शोर एक्सट्रपलेशन के संयोजन के साथ । तीसरा, हम 103-नोड ग्राफ स्थिति पर आवधिक सीमा स्थितियों को इंजीनियर करने के लिए इन विधियों का लाभ उठाते हैं। चौथा, हम दो अलग-अलग QPUs के बीच एक वास्तविक-समय शास्त्रीय कनेक्शन का प्रदर्शन करते हैं, जिससे यह प्रदर्शित होता है कि वितरित QPUs की एक प्रणाली को एक शास्त्रीय लिंक के माध्यम से एक के रूप में संचालित किया जा सकता है । गतिशील सर्किट के साथ संयुक्त, यह हमें दोनों चिप्स को एक क्वांटम कंप्यूटर के रूप में संचालित करने में सक्षम बनाता है, जिसे हम 142 क्यूबिट्स पर दोनों उपकरणों में फैले एक आवधिक ग्राफ स्थिति को इंजीनियर करके उदाहरण देते हैं। हम लंबी दूरी के गेट बनाने के लिए आगे का रास्ता चर्चा करते हैं और अपना निष्कर्ष प्रदान करते हैं। 17 21 22 23 सर्किट कटिंग हम बड़े क्वांटम सर्किट चलाते हैं जो क्यूबिट गिनती या कनेक्टिविटी की सीमाओं के कारण हमारे हार्डवेयर पर सीधे निष्पादन योग्य नहीं हो सकते हैं, गेट्स को काटकर। सर्किट कटिंग एक जटिल सर्किट को उप-सर्किट में विघटित करता है जिसे व्यक्तिगत रूप से निष्पादित किया जा सकता है। , , , , , । हालांकि, हमें बड़ी संख्या में सर्किट चलाने चाहिए, जिन्हें हम नमूना ओवरहेड कहते हैं। इन उप-सर्किट के परिणामों को फिर मूल सर्किट के परिणाम प्राप्त करने के लिए शास्त्रीय रूप से संयोजित किया जाता है ( )। 15 16 17 24 25 26 विधियाँ जैसा कि हमारे काम के मुख्य योगदानों में से एक LOCC के साथ आभासी गेट्स को लागू करना है, हम दिखाते हैं कि स्थानीय संचालन के साथ आवश्यक कटे हुए बेल जोड़े कैसे बनाए जाते हैं। यहां, कई कटे हुए बेल जोड़े पैरामीट्रिक क्वांटम सर्किट द्वारा इंजीनियर किए जाते हैं, जिसे हम एक कटा हुआ बेल जोड़ी कारखाना कहते हैं (चित्र। )। एक साथ कई जोड़े काटना कम नमूना ओवरहेड की आवश्यकता है। । चूंकि कटा हुआ बेल जोड़ी कारखाना दो अलग-अलग क्वांटम सर्किट बनाता है, हम प्रत्येक उप-सर्किट को लंबी दूरी के गेट वाले क्यूबिट्स के करीब रखते हैं। परिणामी संसाधन को फिर एक टेलीपोर्टेशन सर्किट में उपभोग किया जाता है। उदाहरण के लिए, चित्र में। , कटे हुए बेल जोड़े का उपयोग क्यूबिट जोड़े (0, 1) और (2, 3) पर CNOT गेट बनाने के लिए किया जाता है (अनुभाग ' ' देखें)। 1बी,सी 17 1बी कटा हुआ बेल जोड़ी कारखाना , एक आईबीएम क्वांटम सिस्टम दो आर्किटेक्चर का चित्रण। यहां, दो 127 क्यूबिट ईगल QPUs को एक वास्तविक-समय शास्त्रीय लिंक से जोड़ा गया है। प्रत्येक QPU को उसके रैक में उसके इलेक्ट्रॉनिक्स द्वारा नियंत्रित किया जाता है। हम दोनों QPUs को एक के रूप में संचालित करने के लिए दोनों रैक को कसकर सिंक्रनाइज़ करते हैं। , LOCC द्वारा (q0, q1) और (q2, q3) के क्यूबिट जोड़ों पर आभासी CNOT गेट्स को लागू करने के लिए टेम्पलेट क्वांटम सर्किट, एक टेलीपोर्टेशन सर्किट में कटे हुए बेल जोड़ों का उपभोग करके। बैंगनी दोहरी रेखाएं वास्तविक-समय शास्त्रीय लिंक के अनुरूप हैं। , दो एक साथ कटे हुए बेल जोड़ों के लिए कटे हुए बेल जोड़ी कारखाने ( )। QPD में कुल 27 अलग-अलग पैरामीटर सेट हैं। यहां, . क ख ग C2 θ i θ i आवधिक सीमा शर्तें हम ibm_kyiv, एक ईगल प्रोसेसर पर आवधिक सीमा शर्तों के साथ एक ग्राफ स्थिति | ⟩ का निर्माण करते हैं। , इसके भौतिक कनेक्टिविटी द्वारा लगाए गए सीमाओं से परे (अनुभाग ' ' देखें)। यहां, में 103 नोड हैं और इसके लिए ईगल प्रोसेसर के शीर्ष और नीचे के क्यूबिट्स के बीच चार लंबी दूरी के किनारे = {(1, 95), (2, 98), (6, 102), (7, 97)} की आवश्यकता होती है (चित्र। )। हम नोड स्टेबलाइजर्स प्रत्येक नोड ∈ पर और किनारों ( , ) ∈ पर उत्पाद से बने किनारा स्टेबलाइजर्स को मापते हैं। इन स्टेबलाइजर्स से, हम एक उलझाव गवाह बनाते हैं, जो , जो किनारे ( , ) ∈ पर द्विपक्षीय उलझाव होने पर ऋणात्मक होता है (संदर्भ। ) (अनुभाग ' ' देखें)। हम द्विपक्षीय उलझाव पर ध्यान केंद्रित करते हैं क्योंकि यही वह संसाधन है जिसे हम आभासी गेट्स के साथ पुन: बनाना चाहते हैं। दो से अधिक पार्टियों के बीच उलझाव के गवाहों को मापने से केवल गैर-आभासी गेट्स और मापों की गुणवत्ता मापी जाएगी, जिससे आभासी गेट्स का प्रभाव कम स्पष्ट होगा। G 1 ग्राफ स्थितियां G Elr 2क Si i V i j E SiSj i j E 27 उलझाव गवाह , भारी-षटकोणीय ग्राफ किनारों (1, 95), (2, 98), (6, 102) और (7, 97) द्वारा स्वयं पर एक ट्यूबुलर रूप में मोड़ा गया है, जो नीले रंग में हाइलाइट किए गए हैं। हम इन किनारों को काटते हैं। , नोड स्टेबलाइजर्स (ऊपर) और गवाह , (नीचे), नोड्स और किनारों के लिए 1 मानक विचलन के साथ लंबी दूरी के किनारों के करीब। लंबवत धराशायी रेखाएं कटे हुए किनारों से उनकी दूरी के अनुसार स्टेबलाइजर्स और गवाहों को समूहित करती हैं। , स्टेबलाइजर त्रुटियों का संचयी वितरण फलन। तारे नोड स्टेबलाइजर्स संकेत करते हैं जिनमें एक किनारा लंबी दूरी के गेट द्वारा कार्यान्वित होता है। कटे हुए किनारे बेंचमार्क (डैश-डॉटेड लाल रेखा) में, लंबी दूरी के गेट लागू नहीं किए जाते हैं और तारे-संकेतित स्टेबलाइजर्स इस प्रकार इकाई त्रुटि होती है। ग्रे क्षेत्र कटे हुए किनारों से प्रभावित नोड स्टेबलाइजर्स के अनुरूप संभाव्यता द्रव्यमान है। – , द्वि-आयामी लेआउट में, हरे नोड 95, 98, 102 और 97 को डुप्लिकेट करते हैं ताकि कटे हुए किनारों को दिखाया जा सके। में नीले नोड कटे हुए बेल जोड़े बनाने के लिए क्यूबिट संसाधन हैं। नोड का रंग मापा गया स्टेबलाइजर ∣ - 1∣ की पूर्ण त्रुटि है, जैसा कि रंग बार द्वारा दर्शाया गया है। एक किनारा काला है यदि 99% आत्मविश्वास स्तर पर उलझाव आंकड़े का पता चलता है और वायलेट है यदि नहीं। में, लंबी दूरी के गेट SWAP गेट्स का उपयोग करके लागू किए जाते हैं। में, वही गेट LOCC का उपयोग करके लागू किए जाते हैं। में, वे बिल्कुल भी लागू नहीं होते हैं। क ख Sj ग Sj घ च ई i Si घ ई च हम | ⟩ को तीन अलग-अलग तरीकों का उपयोग करके तैयार करते हैं। हार्डवेयर-नेटिव किनारों को हमेशा CNOT गेट्स के साथ लागू किया जाता है लेकिन आवधिक सीमा शर्तों को (1) SWAP गेट्स, (2) LOCC और (3) LO का उपयोग करके पूरे जाली में क्यूबिट्स को जोड़ने के लिए लागू किया जाता है। LOCC और LO के बीच मुख्य अंतर एक फीड-फॉरवर्ड ऑपरेशन है जिसमें एकल-क्यूबिट गेट्स 2n माप परिणामों के आधार पर होते हैं, जहां n कट्स की संख्या है। 22n मामलों में से प्रत्येक एक अद्वितीय संयोजन को ट्रिगर करता है और/या गेट उपयुक्त क्यूबिट्स पर। माप परिणामों को प्राप्त करना, संबंधित मामले को निर्धारित करना और उसके आधार पर कार्य करना वास्तविक समय में नियंत्रण हार्डवेयर द्वारा किया जाता है, जिसमें एक निश्चित अतिरिक्त विलंबता की लागत आती है। हम शून्य-शोर एक्सट्रपलेशन और स्टैगर्ड डायनेमिक डिकोडिंग , (अनुभाग ' ' देखें) के साथ इस विलंबता से उत्पन्न होने वाली त्रुटियों को कम करते और दबाते हैं। G X Z 22 21 28 त्रुटि-शमनशील क्वांटम सर्किट स्विच निर्देश हम | ⟩ के SWAP, LOCC और LO कार्यान्वयन को ′ = ( , ′) पर एक हार्डवेयर-नेटिव ग्राफ स्थिति के साथ बेंचमार्क करते हैं, जो लंबी दूरी के गेट्स को हटाकर प्राप्त किया जाता है, अर्थात, ′ = lr। सर्किट जो | ′⟩ तैयार करता है, इसलिए केवल 112 CNOT गेट्स की आवश्यकता होती है जो ईगल प्रोसेसर की भारी-षटकोणीय टोपोलॉजी का पालन करते हुए तीन परतों में व्यवस्थित होते हैं। यह सर्किट | ⟩ के नोड और एज स्टेबलाइजर्स को कटे हुए गेट पर नोड्स के लिए मापने पर बड़े त्रुटियों की रिपोर्ट करेगा क्योंकि यह | ′⟩ को लागू करने के लिए डिज़ाइन किया गया है। हम इस हार्डवेयर-नेटिव बेंचमार्क को छोड़े गए एज बेंचमार्क के रूप में संदर्भित करते हैं। स्वैप-आधारित सर्किट को लंबी दूरी के किनारों बनाने के लिए अतिरिक्त 262 CNOT गेट्स की आवश्यकता होती है, जो मापे गए स्टेबलाइजर्स के मूल्य को काफी कम कर देता है (चित्र। )। इसके विपरीत, में किनारों के LOCC और LO कार्यान्वयन में SWAP गेट्स की आवश्यकता नहीं होती है। कटे हुए गेट में शामिल नहीं होने वाले नोड्स के लिए उनके नोड और एज स्टेबलाइजर्स की त्रुटियां छोड़े गए एज बेंचमार्क का बारीकी से अनुसरण करती हैं (चित्र। )। इसके विपरीत, आभासी गेट से प्रभावित स्टेबलाइजर्स में छोड़े गए एज बेंचमार्क और स्वैप कार्यान्वयन से कम त्रुटि होती है (चित्र। , स्टार मार्कर)। एक समग्र गुणवत्ता मीट्रिक के रूप में, हम पहले नोड स्टेबलाइजर्स पर पूर्ण त्रुटियों का योग ∑ ∈ ∣ - 1∣ (विस्तारित डेटा तालिका ) की रिपोर्ट करते हैं। बड़ा SWAP ओवरहेड 44.3 की पूर्ण त्रुटि के योग के लिए जिम्मेदार है। छोड़े गए एज बेंचमार्क पर 13.1 त्रुटि चार कट्स पर आठ नोड्स (चित्र। , स्टार मार्कर) से हावी है। इसके विपरीत, LO और LOCC त्रुटियां MCMs से प्रभावित होती हैं। हम LO पर LOCC की 1.9 अतिरिक्त त्रुटि को टेलीपोर्टेशन सर्किट और कटे हुए बेल जोड़ों में देरी और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। SWAP-आधारित परिणामों में, 99% आत्मविश्वास स्तर पर 116 किनारों में से 35 पर उलझाव का पता नहीं चलता है (चित्र। )। LO और LOCC कार्यान्वयन के लिए, 99% आत्मविश्वास स्तर पर में सभी किनारों पर द्विपक्षीय उलझाव के आंकड़े गवाह हैं (चित्र। )। ये मेट्रिक्स दिखाते हैं कि आभासी लंबी दूरी के गेट्स, उनके SWAPs में अपघटन की तुलना में छोटे त्रुटियों वाले स्टेबलाइजर्स का उत्पादन करते हैं। इसके अलावा, वे उलझाव के आंकड़ों को सत्यापित करने के लिए विचरण को पर्याप्त रूप से कम रखते हैं। G G V E E EE G G G Elr 2बी-घ Elr 2बी,सी 2सी i V Si 1 2सी 2बी,घ G 2ई दो QPUs को एक के रूप में संचालित करना अब हम दो ईगल QPUs को 127 क्यूबिट्स प्रत्येक के साथ एक वास्तविक-समय शास्त्रीय कनेक्शन के माध्यम से एक एकल QPU में संयोजित करते हैं। उपकरणों को एक एकल, बड़े प्रोसेसर के रूप में संचालित करने में मर्ज किए गए QPU पर समवर्ती रूप से चलने वाले यूनिटरी गेट्स और मापों के अलावा, क्वांटम सर्किट को निष्पादित करना शामिल है। यह दोनों उपकरणों पर क्यूबिट्स पर कार्य करने वाले गेट्स को निष्पादित करने के लिए कड़े सिंक्रनाइज़ेशन और तेज शास्त्रीय संचार द्वारा सक्षम किया गया है, जो माप परिणामों को इकट्ठा करने और पूरे सिस्टम में नियंत्रण प्रवाह निर्धारित करने के लिए आवश्यक हैं। । 29 हम इस वास्तविक-समय शास्त्रीय कनेक्शन का परीक्षण करते हुए, भारी-षटकोणीय छल्लों से निर्मित 134 क्यूबिट्स पर एक ग्राफ स्थिति को इंजीनियर करते हैं जो दोनों QPUs से गुजरते हैं (चित्र। )। इन छल्लों को दो-स्तरीय प्रणालियों और पठन समस्याओं से ग्रस्त क्यूबिट्स को छोड़कर चुना गया था ताकि एक उच्च-गुणवत्ता वाली ग्राफ स्थिति सुनिश्चित हो सके। यह ग्राफ तीन आयामों में एक वलय बनाता है और चार लंबी दूरी के गेट्स की आवश्यकता होती है जिन्हें हम LO और LOCC के साथ लागू करते हैं। जैसा कि पहले था, LOCC प्रोटोकॉल के लिए कटे हुए बेल जोड़े के लिए प्रति कट गेट दो अतिरिक्त क्यूबिट्स की आवश्यकता होती है। पिछले अनुभाग की तरह, हम उन किनारों को लागू नहीं करने वाले ग्राफ के लिए अपने परिणामों को बेंचमार्क करते हैं जो दोनों QPUs में फैले हुए हैं। चूंकि दोनों उपकरणों के बीच कोई क्वांटम लिंक नहीं है, इसलिए SWAP गेट्स के साथ बेंचमार्क असंभव है। जब हम LO और LOCC का उपयोग करके ग्राफ को 99% आत्मविश्वास स्तर पर लागू करते हैं तो सभी किनारों पर द्विपक्षीय उलझाव के आंकड़े प्रदर्शित होते हैं। इसके अलावा, LO और LOCC स्टेबलाइजर्स का गुणवत्ता समान है जैसा कि छोड़े गए किनारे बेंचमार्क के लिए उन नोड्स के लिए है जो लंबी दूरी के गेट से प्रभावित नहीं होते हैं (चित्र। )। लंबी दूरी के गेट से प्रभावित स्टेबलाइजर्स में छोड़े गए एज बेंचमार्क की तुलना में त्रुटि में बड़ी कमी आई है। नोड स्टेबलाइजर्स पर पूर्ण त्रुटियों का योग ∑ ∈ ∣ - 1∣, छोड़े गए एज बेंचमार्क, LOCC और LO के लिए क्रमशः 21.0, 19.2 और 12.6 है। पहले की तरह, हम LOCC के 6.6 अतिरिक्त त्रुटियों को टेलीपोर्टेशन सर्किट और कटे हुए बेल जोड़ों में देरी और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। LOCC परिणाम प्रदर्शित करते हैं कि कैसे एक गतिशील क्वांटम सर्किट जिसमें दो उप-सर्किट एक वास्तविक-समय शास्त्रीय लिंक द्वारा जुड़े हुए हैं, दो अन्यथा अलग-अलग QPUs पर निष्पादित किया जा सकता है। LO परिणाम एकल डिवाइस पर 127 क्यूबिट्स के साथ प्राप्त किए जा सकते हैं, जिसमें रन-टाइम में एक अतिरिक्त कारक 2 की लागत आती है क्योंकि उप-सर्किट को क्रमिक रूप से चलाया जा सकता है। 3 3सी i V Si , तीन आयामों में आवधिक सीमाओं के साथ ग्राफ स्थिति। नीले किनारे कटे हुए किनारे हैं। , 254 क्यूबिट्स के एक एकल उपकरण के रूप में संचालित दो ईगल QPUs का युग्मन मानचित्र। बैंगनी नोड में ग्राफ स्थिति बनाने वाले क्यूबिट हैं और नीले नोड कटे हुए बेल जोड़ों के लिए उपयोग किए जाते हैं। , , स्टेबलाइजर्स पर पूर्ण त्रुटि ( ) और किनारे गवाह ( ) LOCC (ठोस हरा) और LO (ठोस नारंगी) के साथ लागू और एक छोड़े गए एज बेंचमार्क ग्राफ पर (डॉटेड-डैश लाल) में ग्राफ स्थिति के लिए। और में, तारे उन स्टेबलाइजर्स और किनारे गवाहों को दिखाते हैं जो कट्स से प्रभावित होते हैं। और में, ग्रे क्षेत्र क्रमशः नोड स्टेबलाइजर्स और किनारे गवाहों के अनुरूप संभाव्यता द्रव्यमान है, जो कट से प्रभावित होते हैं। और में, हम देखते हैं कि LO कार्यान्वयन छोड़े गए एज बेंचमार्क से बेहतर प्रदर्शन करता है, जिसे हम बेहतर डिवाइस शर्तों के लिए जिम्मेदार ठहराते हैं क्योंकि यह डेटा बेंचमार्क और LOCC डेटा की तुलना में एक अलग दिन लिया गया था। क ख क ग घ ग घ क ग घ ग घ ग घ चर्चा और निष्कर्ष हम LO और LOCC के साथ लंबी दूरी के गेट लागू करते हैं। इन गेट्स के साथ, हम 103-नोड समतल जाली पर आवधिक सीमा शर्तों को इंजीनियर करते हैं और 134 क्यूबिट्स पर एक ग्राफ स्थिति बनाने के लिए वास्तविक समय में दो ईगल प्रोसेसर को जोड़ते हैं, जो एक एकल चिप की क्षमताओं से परे जाता है। यहां, हमने गतिशील सर्किटों के स्केलेबल गुणों को उजागर करने के लिए ग्राफ स्थितियों को एक अनुप्रयोग के रूप में लागू करना चुना। हमारे कटे हुए बेल जोड़ी कारखाने रेफ में प्रस्तुत LOCC योजना को सक्षम करते हैं। । LO और LOCC दोनों प्रोटोकॉल उच्च-गुणवत्ता वाले परिणाम देते हैं जो हार्डवेयर-नेटिव बेंचमार्क से निकटता से मेल खाते हैं। सर्किट कटिंग मापे गए अवलोकनों के विचरण को बढ़ाता है। हम दोनों LO और LOCC योजनाओं में विचरण को नियंत्रण में रख सकते हैं जैसा कि गवाहों पर सांख्यिकीय परीक्षणों द्वारा इंगित किया गया है। मापे गए विचरण की 17
