Die verborgene Welt der Firmware: Erkunden Sie den Startvorgang Ihres Computers

Viele Menschen interessieren sich dafür, wie der Computer startet. Hier beginnt der Zauber, der so lange anhält, wie das Gerät eingeschaltet ist. In diesem Artikel geben wir einen Überblick über den Prozess, einschließlich seiner verschiedenen Phasen, der beteiligten Schlüsselkomponenten und der Herausforderungen, denen sich der Bootvorgang stellt. Boot- Während unser Hauptaugenmerk auf der liegt (die am weitesten verbreitete), weisen andere Architekturen viele Ähnlichkeiten in ihrem Startvorgang auf. Ich hoffe, dass dieser Artikel eine wertvolle Ressource für alle ist, die ihr Wissen auf diesem Gebiet vertiefen möchten. Auf geht's! x86-Architektur Inhaltsverzeichnis: Boot-ROM Nichtflüchtiger Speicher Einmalig programmierbar Vor Ort programmierbar eXecute In Place (XIP) Cache-As-Ram (CAR) Layout und Speicherzuordnung Nicht-Deskriptor-Modus Intel Flash Descriptor / Descriptor-Modus Intel Firmware-Schnittstellentabelle (FIT) Struktur der eingebetteten AMD-Firmware Silizium-Initialisierung Intel Firmware Support Package (FSP) AMD Generic Encapsulated Software Architecture (AGESA) Autonome Subsysteme Intel ME AMD PSP Hardware-Leistungssequenzen Boot-ROM Ein (Chip), der sich auf der Hauptplatine befindet und den Firmware-Code speichert, der für das Booten des Computers verantwortlich ist, wird genannt. Dieser Name ist nicht standardisiert, daher nennen andere Entwickler ihn oft , , , usw. (diese Namen werden ihnen aufgrund der Technologie-, Schnittstellen- und Zwecknamen gegeben). Keine Sorge, diese Begriffe sind austauschbar. Der Firmware-Code im wird zuerst ausgeführt, wenn der Computer eingeschaltet wird. Es führt grundlegende Tests durch, initialisiert die Hardware und lädt dann den Betriebssystem-Loader von einem bootfähigen Gerät, wie einer Festplatte oder einem USB-Laufwerk, in den Speicher. Dieser Chip besteht aus . integrierter Schaltkreis BOOT ROM FLASH ROM BIOS FLASH BOOT FLASH SPI FLASH BOOT-ROM nichtflüchtigem Speicher (NVM) Nichtflüchtiger Speicher Nichtflüchtiger Speicher ist eine Art Computerspeicher, der . Dadurch ist dieser Speichertyp ideal für die Speicherung wichtiger Daten, die auch dann erhalten bleiben müssen, wenn der Computer ausgeschaltet ist. Darüber hinaus wird sich die Diskussion nur auf den Speicher konzentrieren, der den Firmware-Code enthält. Wir werden nicht über Speicher wie Festplatten (HDD), Solid State Drives (SSD), Disketten usw. sprechen. seinen Inhalt auch dann behält, wenn der Strom ausgeschaltet ist Grundsätzlich können wir diese Art von Gedächtnis in die folgenden Gruppen einteilen. Einmalig programmierbar Maskiertes ROM: Der Inhalt wird zum Zeitpunkt der Herstellung festgelegt und kann danach nicht mehr geändert werden. Programmierbares ROM (PROM): Im Gegensatz zu maskiertem ROM kann dieser Speichertyp nach der Herstellung programmiert werden. Aber immer noch nur einmal. Vor Ort programmierbar Erasable Programmable ROM (EPROM): Kann mehrfach programmiert werden, sein Inhalt kann jedoch mit gelöscht und neu programmiert werden. ultraviolettem Licht Elektrisch löschbar programmierbar (EEPROM): Kann mithilfe mehrfach umprogrammiert werden. elektrischer Signale : Architektonisch in Blöcken angeordnet, wobei Daten auf gelöscht werden und auf gelesen oder geschrieben werden können. Auf den NOR-Speicher kann über eine Standardschnittstelle wie Byteparallel, I2C oder SPI direkt zugegriffen werden. NOR-Flash-Speicher Blockebene Byteebene In der Branche gibt es eine Konvention, den Begriff für byteweise löschbare Speicher im Vergleich zu blockweise löschbaren Speichern zu verwenden. EEPROM Flash- Beim programmierbaren Speicher gilt eine Regel: . In einem solchen Speicher ist das Schreiben neuer Daten komplizierter, da die Daten als Ladung auf einem Floating Gate gespeichert werden (der Grund dafür liegt größtenteils in der Physik der Speicherzellen). Die Ladungsmenge am Gate bestimmt, ob die Zelle „0“ oder „1“ speichert. Vor dem Schreiben löschen Wenn Sie einen Flash-Speicherchip löschen, setzen Sie alle darauf gespeicherten Datenbits auf einen bekannten (Standard-)Zustand, normalerweise eine logische „1“. Damit kann man sozusagen ganz von vorn anfangen und neue Daten auf den Chip programmieren, ohne dass noch Reste der alten Daten darauf gespeichert sind. Wenn neue Daten auf den Chip geschrieben werden, wird der Zustand einzelner Bits von „1“ auf „0“ geändert, um die neuen Daten darzustellen. Wenn Sie einfach neue Daten auf den Chip schreiben, ohne sie vorher zu löschen, würden die neuen Daten mit den alten Daten kombiniert werden, was zu unvorhersehbaren Ergebnissen führen würde. Stellen Sie sich beispielsweise einen Flash-Speicherchip vor, der über 8 Bit Speicher verfügt und den Wert „0110 0010“ speichert. Wenn Sie neue Daten „1100 1001“ auf den Chip schreiben, ohne sie vorher zu löschen, wäre der resultierende Zustand des Chips „0100 0000“, was möglicherweise nicht Ihren Absichten entspricht. Die größte Verwirrung hängt mit dem Wort zusammen, das für steht. Der Begriff „Nur-Lese-Speicher“ wurde in der Vergangenheit für Speicher verwendet, der dauerhaft ist und vom Benutzer nicht geändert werden kann. Mit fortschreitender Technologie hat sich jedoch die Definition von ROM geändert und wird heute oft als Bezeichnung für Speicher verwendet, der werkseitig vorprogrammiert ist und vom Endbenutzer nicht geändert werden kann. Wenn der Benutzer jedoch über die gewünschten Fähigkeiten und spezielle Ausrüstung verfügt (z. B. einen Programmierer), kann er den Chip neu programmieren. Der Name ROM ist, auch wenn sich die Definition geändert hat, als historischer Hinweis auf den ursprünglichen Zweck des Speichers geblieben. ROM Read Only Memory einfach Durch die Anwendung eines Schreibschutzes können einige Arten von umprogrammierbaren ROMs vorübergehend zu Nur-Lese-Speichern werden. Dies sind NICHT ALLE existierenden Arten von nichtflüchtigen Speichern, sondern die meisten der beliebtesten, von denen Sie vielleicht nur zufällig hören. Heutzutage werden diese Chips auf den meisten Motherboards mithilfe hergestellt. der NOR-Flash-Technologie eXecute In Place (XIP) Execute in Place (XIP) ist eine Methode, die es dem Prozessor ermöglicht, Code direkt aus dem Flash-Speicher auszuführen, ohne ihn zuerst in den flüchtigen Speicher (z. B. ) zu kopieren. Dies wird erreicht, indem der Flash-Speicher dem Adressraum des Prozessors zugeordnet wird, sodass die Codeausführung direkt vom Flash aus durchgeführt werden kann. So kann das System so schnell wie möglich mit der Ausführung von Code beginnen, ohne zunächst auf die Initialisierung des RAM warten zu müssen. RAM Warten Sie ... die CPU kann über das SPI/Parallel/etc-Protokoll mit dem BOOT-ROM kommunizieren? Natürlich nicht, es geht nur darum, Anweisungen aus dem Systemspeicher abzurufen, Anfragen an diesen Speicherbereich werden an das Intel Direct Media Interface (DMI oder AMD / Unified Media Interface (UMI) (Vorgänger) umgeleitet. Es ist die Verbindung zwischen der CPU und dem Chipsatz auf dem Motherboard. Zu diesem Zeitpunkt erfolgt die Decodierung der Adresse über Decoder im Chipsatz und die Daten vom Chip werden an den Prozessor zurückgegeben. ) Infinity Fabric (IF) Wenn der Chip aus NOR-Flash-Speicher besteht, der Direktzugriffslesevorgänge, aber keine Direktzugriffsschreibvorgänge unterstützt, trat ein Problem auf. Sofern kein beschreibbarer Speicher verfügbar ist, müssen alle Berechnungen innerhalb der Prozessorregister durchgeführt werden. Zu diesem Zeitpunkt kann der Code nur in Assemblersprache geschrieben werden und dient dazu, die Umgebung für eine Hochsprache (normalerweise für die ) einzurichten. Der Grund dafür ist, dass die Speicherinitialisierung so komplex geworden ist, dass es schwierig wäre, rein in Assembler zu schreiben. Da solche Sprachen mindestens einen Heap und einen Stack erfordern, benötigen wir beschreibbaren Speicher. Bei einigen Prozessoren ist SRAM in den Chip selbst integriert, aber ein modernerer Ansatz besteht darin, den integrierten zu verwenden. Sprache C Cache-Speicher als RAM (CAR) Cache-As-Ram (CAR) Der ist ein Hochgeschwindigkeitsspeicher, der eine Kopie häufig verwendeter Daten und Anweisungen aus dem Hauptspeicher speichert. Ein Cache befindet sich näher am Prozessor und ist in mehrere Ebenen (L1, L2, L3, ...) unterteilt, wobei jede Ebene größer und langsamer als die vorherige ist. CPU-Cache Befinden sich die Daten im Cache, kann die CPU die angeforderten Daten aus dem Cache abrufen (dies wird als bezeichnet). Wenn der CPU-Cache die erforderlichen Daten nicht finden kann, führt dies zu einem . Dies kann entweder darauf zurückzuführen sein, dass die Daten nie im Cache gespeichert wurden, oder weil die Daten zuvor gespeichert wurden, aber aus dem Cache wurden. Auf jeden Fall muss der Prozessor bis zum Hauptspeicher vordringen, um auf die Daten zuzugreifen und sie in den Cache zu kopieren. Cache-Treffer Cache-Miss entfernt werden Daten aus dem Cache entfernt, um Speicherplatz für neue Daten freizugeben. Die Löschung von Daten kann entweder durch das Caching-System (normalerweise, wenn ein Cache voll ist und neue Daten gespeichert werden müssen oder wenn die Gültigkeitsdauer der Daten abgelaufen ist) oder durch eine explizite Anfrage eingeleitet werden. Beim Cache-Räumen Wenn wir jedoch den CPU- verwenden möchten, müssen wir den Cache für den Betrieb im , auch genannt, einrichten. Diese Technik verhindert aufgrund eines . Stattdessen wird der Cache wie ein regulärer SRAM behandelt und alle Zugriffe (Lesen/Schreiben) treffen den Cache und den Hauptspeicher. Der Modus kann über herstellerspezifische CPU-Anweisungen aktiviert werden. Cache als RAM Non-Eviction-Modus No-Fill-Modus eine Räumung Cache-Fehlers nicht Layout und Speicherzuordnung Tatsächlich enthält das BOOT-ROM mehrere Arten von Firmware. Sobald eine Menge Firmware im BOOT-ROM gespeichert ist, muss sie irgendwie organisiert werden, um sie unterscheiden zu können. Lassen Sie uns herausfinden, wie es gemacht wird. Nicht-Deskriptor-Modus Ursprünglich führt der Chipsatz eine direkte Zuordnung des gesamten BOOT-ROM-Inhalts zum Speicher durch (von 4 GB auf 4 GB – 16 MB). Wenn das BOOT-ROM weniger als 16 MB beträgt, werden die Inhalte normalerweise wiederholt zugeordnet. Die CPU und die Firmware können ohne Einschränkungen auf den Flash lesen/schreiben. Der Non-Descriptor-Modus wird bei neuen Chipsätzen nicht mehr unterstützt. Intel Flash Descriptor / Descriptor-Modus Schließlich führt Intel im ICH8 ein spezielles Layout für das BOOT-ROM ein. Der Blitz ist in folgende Bereiche unterteilt: Flash Descriptor (FD) – diese Datenstruktur muss sich am Anfang des Geräts mit einem Offset befinden. Es besteht aus elf Abschnitten, wie in der folgenden Abbildung dargestellt: 0x10 Die enthält Zeiger auf die anderen Regionen und auch auf deren Größe. Deskriptor-MAP Der Abschnitt enthält Informationen zu den Flash(s) im System (Anzahl der Komponenten, deren Dichte, ungültige Anweisungen usw.). „Komponente“ Der Abschnitt definiert die Lese-/Schreibberechtigungen für Regionen. Was das Lesen/Schreiben betrifft, müssen die Berechtigungen auf „Nur Lesen“ eingestellt sein. Die in diesem Bereich gespeicherten Informationen können nur während des Herstellungsprozesses geschrieben werden. „Master“ BIOS – nur dieser Bereich wird im Speicher abgebildet. Converged Security and Management Engine (CSME/ME) – die Firmware zur Unterstützung verschiedener Intel-Technologien und ME. Intel Gigabit-Ethernet (GbE) – direkter Zugriff nur über den Gigabit-Ethernet-Controller möglich. Plattformdaten Eingebetteter Controller (EC) Der und sind die einzigen erforderlichen Regionen. Flash Descriptor Intel ME Intel Firmware-Schnittstellentabelle (FIT) Die FIT ist eine Datenstruktur innerhalb der und enthält verschiedene Einträge, die die Plattformkonfiguration beschreiben. Jeder Eintrag in der Tabelle ist 16 Byte groß. Der erste wird als bezeichnet, der andere als . Es wird durch einen an einer physischen Adresse (4 GB – 0x40) lokalisiert. BIOS-Region FIT-Header FIT-Eintrag FIT-Zeiger 0xFFFFFFC0 Diese Komponenten müssen verarbeitet werden, bevor der erste CPU-Befehl vom ausgeführt wird. Zu den Einträgen gehören CPU-Mikrocode-Updates, Start-ACM, Plattform-Boot-/TPM-/BIOS-/TXT-Richtlinien und andere Dinge. Aber zumindest sollte die FIT und Einträge enthalten. Daher besteht die übliche Verwendung von FIT darin, den Mikrocode zu aktualisieren, bevor der ausgeführt wird. Reset-Vektor FIT-Header- Microcode-Update- Rücksetzvektor So sieht die Speicherzuordnung aus: Struktur der eingebetteten AMD-Firmware Leider gibt es viel weniger Informationen, ich konnte keine durchgesickerte AMD-Chipsatzdokumentation mit Details zu deren Layout finden. Ich kann es Ihnen also nicht besser sagen, als es in der . Es basiert auf Dokumentation, die nur unter NDA verfügbar ist. Coreboot-Dokumentation steht der AMD- Tatsächlich reicht es aus zu wissen, dass das AMD-Analogon des Flash-Deskriptors ist und Zeiger auf die , und andere Firmware enthält. die eingebettete Firmware-Struktur PSP-Verzeichnistabelle die BIOS-Verzeichnistabelle Silizium-Initialisierung Wenn Sie sehen wollten, wie genau moderner Speicher und CPU initialisiert werden, dann muss ich Sie verärgern. Intel und AMD haben es nicht eilig, den Silicon Initialization Code für die Community freizugeben. Soweit solche Informationen nicht öffentlich verfügbar sind, bieten sie eine binäre Verteilung des notwendigen Silizium-Initialisierungscodes an. Dies ist als Bibliothek für Firmware-Entwickler zu betrachten und enthält Binärcode zum Initialisieren des Speichercontrollers, des Chipsatzes, der CPU und anderer verschiedener Teile des Systems. Intel Firmware Support Package (FSP) Diese Binärdatei kann in 4 Komponenten aufgeteilt werden: FSP-T: Einrichten der frühen Ausführungsumgebung („Temporary RAM“), in der C-Code ausgeführt werden kann. In der Praxis richtet diese Binärdatei CAR ein, führt aber auch einige frühe Hardware-Initialisierungen durch, z. B. das Einrichten von PCIe-Speicherzuordnungs-Konfigurationsraum. FSP-M: Initialisierung des permanenten Speichers (z. B. DRAM). FSP-S: Abschluss der Silizium-Initialisierung einschließlich CPU- und IO-Controller-Initialisierung. FSP-O: Optionale Komponente, die die Initialisierung von OEM-Geräten ermöglicht. Hier ist ein von Intel veröffentlichtes , das Sie auf GitHub finden können. kann von der Intel-Website bezogen werden. Repository mit Intel FSP-Binärdateien Die FSP-Spezifikation v2.1 AMD Generic Encapsulated Software Architecture (AGESA) AGESA für Produkte vor Familie 17h wird als oder bezeichnet. Zu diesem Zeitpunkt war AGESA Open-Source und der Code war im verfügbar (er wurde nach Version 4.18 veraltet). finden Sie auf der AMD-Website. v5 Arch2008 Coreboot-Repository Die Spezifikation für Arch2008 Mit der Einführung der Produkte (Zen-Mikroarchitektur) hat AMD keinen AGESA-Quellcode veröffentlicht, sondern nur vorgefertigte Binärlösungen. Ein solcher Nachfolger heißt und unterstützt Family 17h und höher. der Familie 17h AGESA v9 openSIL Es sind keine detaillierten Informationen verfügbar, sondern nur . Neuigkeiten Autonome Subsysteme Ein integraler Bestandteil des modernen x86-Boot-Prozesses, ohne den die x86-Kerne niemals aktiviert würden. Daher ist es . Diese Technologien sind für die Initialisierung der Hardware, die Überprüfung der Systemintegrität, die Energieverwaltung und den Start der CPU verantwortlich. Die Firmware für diese Subsysteme wird geladen und ausgeführt der Hauptprozessor mit der Ausführung seiner eigenen Firmware beginnt. Ein Code auf solchen Systemen läuft unabhängig von den CPU-Kernen der Plattform. unmöglich, sie vollständig zu deaktivieren , bevor Solange viele Hardware-Unternehmen das Prinzip der verinnerlicht haben, ist weder der Quellcode noch die Dokumentation für diese Subsysteme verfügbar. Glücklicherweise wissen wir, wie sich dies auf den Startvorgang auswirkt – siehe . Sicherheit durch Obskurität Hardware-Stromversorgungssequenzen Wir gehen nicht näher darauf ein, da es im Internet bereits umfangreiche Artikel von Forschern aus aller Welt gibt. Aber ich werde Ihnen nur kurz beschreiben, was es ist. Intel Management Engine (ME) Intel ME ist ein separater Mikroprozessor, der seit 2008 in den Intel-Chipsatz (PCH) integriert ist. Er verfügt über einen eigenen RAM, ein integriertes ROM und Busbrücken zu allen Bussen innerhalb des Chipsatzes (dadurch kann er auf das Netzwerk zugreifen). und sogar der Haupt-RAM der CPU) und so weiter. Führt ein benutzerdefiniertes Betriebssystem basierend auf MINIX aus. i486/80486- AMD Platform Security Processor (PSP) AMD PSP ist ein Kern, der auf der Trustzone-Erweiterung basiert und als Coprozessor in den CPU-Chip eingefügt wird. Dieser Chip ist seit 2013 in die meisten AMD-Plattformen integriert. Läuft auf einem undokumentierten und proprietären Betriebssystem. ARM- Hardware-Leistungssequenzen Dieser Prozess, auch oder genannt, stellt eine Reihe abgeleiteter Spannungspegel und/oder in einer bestimmten Reihenfolge bereit, die auf der Plattform benötigt wird. Einfacher ausgedrückt: Es schaltet eine Reihe von Plattformkomponenten in einer bestimmten Reihenfolge ein. Der Prozess variiert je nach System- oder Plattformdesign, aber normalerweise umfasst ein Standard-PC die folgenden Schritte: Power On Sequence Power Sequencing Stromversorgungsschienen Sie drücken den . Aber warten Sie ... dieser Knopf befindet sich am und ist kein notwendiger Teil eines Computers. Normalerweise ist der Netzschalter ein Kabel. Wir haben auf der einen Seite einen Knopf und auf der anderen Seite einen , den wir auf stecken. Wenn wir den Knopf drücken, werden diese Zinken verbunden, sodass der Strom durch sie fließen kann. Wenn Sie interessiert sind, sehen Sie sich das folgende Video an, in dem erläutert wird, wie Sie einen Computer ohne Netzschalter einschalten. Power-Knopf Computergehäuse Schalter zwei Metallzinken auf dem Motherboard https://www.youtube.com/watch?v=G4FOBL1c3pA&embedable=true Das sendet ein Signal an das Netzteil (PSU). Motherboard empfängt das Signal, stellt die richtige Strommenge bereit und sendet ein Signal zurück an das Motherboard. Das Netzteil Sobald das Motherboard das Power-Good-Signal empfängt, schaltet es Plattformkomponenten wie den Kern, die Uhren, den Chipsatz, den Speicher, verschiedene Controller usw. ein. Eine Vielzahl von Subsystemen, einschließlich autonomer Subsysteme (oben besprochen), können vor dem Hauptprozessor gestartet werden. AMD-basierte Systeme (für Family 17h und höher) PSP führt -Chip-BOOT-ROM aus. das On PSP findet die im -Chip-BOOT-ROM und führt die PSP-Firmware aus. eingebettete Firmware-Tabelle Off PSP analysiert die um ABL-Stufen zu finden, und führt sie aus. PSP-Verzeichnistabelle, ABL-Stufen initialisieren den Hauptspeicher, suchen das BIOS-Image im BOOT-ROM und laden es in den DRAM (dekomprimieren, wenn das Image komprimiert ist). Diese Plattform hat keinen Grund, CAR zu verwenden, da DRAM bereits verfügbar ist und PSP das Firmware-Image darauf lädt. Intel-basierte Systeme Der Chipsatz (ICH/PCH) findet den im BOOT ROM. Intel Flash Descriptor Der Chipsatz kopiert die CSME-Firmware in den internen Speicher, wo Intel ME darauf zugreifen kann und der letzte mit der Ausführung beginnt. Der Chipsatz ordnet die dem Speicher zu. BIOS-Region Mikrocode-Updates, die sich in der befinden, werden in die CPU geladen. Sie müssen werden. Firmware-Schnittstellentabelle bei jedem Systemstart angewendet (optional) Wenn Authenticated Code Modules (ACM) gefunden werden, wird dieser Eintrag ausgeführt. Während dieser gesamten Zeit wird das aktiviert, um zu verhindern, dass die CPU startet, bevor andere Teile des Systems bereit sind. Wenn die Plattform bereit ist, wird die deaktiviert. In einem Multiprozessor- oder Multicore-System wird eine CPU dynamisch als ausgewählt, der den gesamten Firmware-Initialisierungscode ausführt. Die verbleibenden Prozessoren, die zu diesem Zeitpunkt als bezeichnet werden, bleiben angehalten, bis sie später explizit von der Firmware/dem Kernel aktiviert werden. CPU-Reset-Signal CPU-Reset-Leitung Bootstrap-Prozessor (BSP) Anwendungsprozessoren (AP) Nachdem die CPU zum ersten Mal eingeschaltet wurde, arbeitet sie im . Die meisten Register verfügen über , einschließlich des Instruction Pointer (IP), des Code Segments (CS) und des , einer jedes innerhalb des Prozessors, um einen schnellen Zugriff auf den Segmentspeicher zu ermöglichen. Real-Modus klar definierte Werte Descriptor Cache Kopie Segmentdeskriptors Der ist ein Eintrag in der und enthält die Basisadresse, das Segmentlimit und Zugriffsinformationen (dieser Teil wird ignoriert, da der Realmodus keine Zugriffskontrolle wie der geschützte Modus hat). Anstatt bei jedem Speicherzugriff auf den GDT (der sich im Speicher befindet) zuzugreifen, werden die Informationen in einem Deskriptor-Cache gespeichert. Segmentdeskriptor Global Descriptor Table (GDT) Allerdings ist der GDT im Real-Modus nicht beteiligt, sodass der Prozessor intern Einträge generiert. Das CS-Auswahlregister, das für den Zugriff auf den Segmentdeskriptor verwendet wird, wird mit geladen. Die CS-Basisadresse wird auf initialisiert. IP wird auf initialisiert. 0xF000 0xFFFF_0000 0xFFF0 Daher beginnt der Prozessor, , der sich an der physischen Adresse ( + ) befindet. Der erste Befehl, der an dieser Adresse ausgeführt wird, wird als bezeichnet. Anweisungen aus dem Speicher abzurufen 0xFFFF_FFF0 0xFFFF_0000 0x0000_FFF0 Reset-Vektor HINWEIS: Mit diesem Trick erhalten Sie Zugriff auf den oberen Adressraum. Sie können jedoch nicht auf den Code unterhalb der Adresse zugreifen. Die CS-Basisadresse bleibt auf diesem Anfangswert, bis das CS-Auswahlregister von der Firmware geladen wird. Dies kann durch einen erfolgen. 0xFFFF_0000 Weitsprung An diesem Punkt ist die beste Entscheidung, in den geschützten Modus mit 4 GB Adressierbarkeit zu wechseln. Wenn die Firmware dies nicht tut, muss der Chipsatz in der Lage sein, einen Speicherbereich unter 1 MB in einen entsprechenden Bereich knapp unter 4 GB umzuwandeln, damit der Real-Modus funktioniert. Bestimmte Chipsätze verfügen nicht über dieses Aliasing und erfordern möglicherweise einen Wechsel in einen anderen Betriebsmodus, bevor der erste Weitsprung ausgeführt wird. Die Adresse befindet sich in einem Abschnitt des , daher verwendet die CPU die Execute In Place (XIP)-Methode. Wenn es sich jedoch um ein AMD-basiertes System handelt, lesen Sie wahrscheinlich aus dem Hauptspeicher. nichtflüchtigen Speichers Die CPU führt einen Firmware-Code aus. Ich empfehle Ihnen, sich das folgende Video zur Einschaltsequenz anzusehen, in dem der Vorgang am Beispiel des ASUS P9X79-Motherboards erläutert wird. Obwohl es in russischer Sprache ist, können Sie alles verstehen, wenn Sie die automatisch generierten englischen Untertitel einschalten. https://www.youtube.com/watch?v=lAH7eSjR1d4&embedable=true Dieser Artikel enthält viele theoretische Informationen zur Funktionsweise des Bootens. Um diesen Prozess wirklich zu verstehen, müssen wir uns jedoch den Quellcode und die Architektur vorhandener Firmware genauer ansehen. Im nächsten Artikel werden wir tiefer auf , und eingehen, um sie im Detail zu untersuchen. BIOS UEFI Coreboot Ressourcen , Webarchiv Booten eines Intel-Architektursystems, Teil I: Frühe Initialisierung Wie Computer hochfahren ROM-, EPROM- UND EEPROM-TECHNOLOGIE Unterschiede zwischen EEPROM und NOR-Flash Eine sanfte Einführung in Cache-as-Ram auf X86 Bilder zum Nicht-Deskriptor- und Deskriptormodus stammen aus , die wiederum von abgeleitet wurde der Klasse „Architecture 4001: x86-64 Intel Firmware Attack & Defense“ von Xeno Kovah der Klasse „Advanced Intel x86: BIOS and SMM“ von John Butterworth und Xeno Kovah