Thế giới ẩn giấu của phần sụn: Khám phá quá trình khởi động máy tính của bạn

Rất nhiều người quan tâm đến cách máy tính khởi động. Đây là nơi phép màu bắt đầu và tiếp tục miễn là thiết bị được bật. Trong bài viết này, chúng tôi sẽ giới thiệu tổng quan về quy trình , bao gồm các giai đoạn khác nhau, các thành phần chính liên quan và những thách thức gặp phải trong quá trình này. khởi động Mặc dù trọng tâm chính của chúng tôi sẽ là (được sử dụng rộng rãi nhất), các kiến trúc khác sẽ có nhiều điểm tương đồng trong quá trình khởi động của chúng. Tôi hy vọng bài viết này sẽ là một nguồn tài nguyên quý giá cho bất cứ ai muốn đào sâu kiến thức của họ trong lĩnh vực này. Chúng ta đi đây! kiến trúc x86 Mục lục: KHỞI ĐỘNG ROM Bộ nhớ không bay hơi Có thể lập trình một lần trường có thể lập trình thực thi tại chỗ (XIP) Cache-As-Ram (CAR) Sơ đồ bố cục & bộ nhớ Chế độ không mô tả Intel Flash Descriptor / Chế độ mô tả Bảng giao diện phần sụn Intel (FIT) Cấu trúc phần sụn nhúng AMD Khởi tạo silicon Gói hỗ trợ chương trình cơ sở Intel (FSP) Kiến trúc phần mềm đóng gói chung của AMD (AGESA) Hệ thống con tự trị Intel TÔI AMD PSP Trình tự nguồn phần cứng KHỞI ĐỘNG ROM (chip) nằm trên bo mạch chủ và lưu trữ mã phần sụn chịu trách nhiệm khởi động máy tính được gọi là . Tên này không được chuẩn hóa, vì vậy các nhà phát triển khác thường gọi nó là , , , , v.v. (những tên này được đặt cho họ vì công nghệ, giao diện và tên mục đích). Đừng lo lắng, những thuật ngữ này có thể hoán đổi cho nhau. Mã chương trình cơ sở trong được thực thi đầu tiên khi bật nguồn máy tính. Nó thực hiện các bài kiểm tra cơ bản, khởi tạo phần cứng, sau đó tải bộ tải hệ điều hành từ một thiết bị có khả năng khởi động, chẳng hạn như ổ cứng hoặc ổ USB, vào bộ nhớ. Con chip này được làm từ . Mạch tích hợp BOOT ROM FLASH ROM BIOS FLASH BOOT FLASH SPI FLASH ROM BOOT bộ nhớ không bay hơi (NVM) Bộ nhớ không bay hơi Bộ nhớ ổn định là một loại bộ nhớ máy tính . Nó làm cho loại bộ nhớ này trở nên lý tưởng để lưu trữ dữ liệu quan trọng cần được giữ lại ngay cả khi tắt nguồn máy tính. Hơn nữa, cuộc thảo luận sẽ chỉ tập trung vào bộ nhớ chứa mã chương trình cơ sở. Chúng tôi sẽ không nói về lưu trữ như Ổ đĩa cứng (HDD), Ổ đĩa thể rắn (SSD), đĩa mềm, v.v. giữ lại nội dung của nó ngay cả khi tắt nguồn Về cơ bản, chúng ta có thể phân loại bộ nhớ này thành các nhóm sau. Có thể lập trình một lần ROM ẩn: Nội dung được xác định tại thời điểm sản xuất và không thể thay đổi sau đó. ROM có thể lập trình (PROM): Không giống như ROM ẩn, loại bộ nhớ này có thể được lập trình sau khi sản xuất. Nhưng vẫn chỉ một lần. lĩnh vực lập trình ROM có thể lập trình xóa được (EPROM): Có thể được lập trình nhiều lần, nhưng nội dung của nó có thể bị xóa và lập trình lại bằng cách sử dụng . tia cực tím Có thể lập trình xóa bằng điện (EEPROM): Có thể lập trình lại nhiều lần bằng . tín hiệu điện : Được sắp xếp theo kiến trúc theo khối nơi dữ liệu bị xóa ở và có thể được đọc hoặc ghi ở . Bộ nhớ NOR có thể truy cập trực tiếp bằng giao diện tiêu chuẩn như song song byte, I2C hoặc SPI. Bộ nhớ NOR Flash cấp độ khối cấp độ byte Trong ngành, có một quy ước dành thuật ngữ cho bộ nhớ có thể xóa theo byte so với bộ nhớ có thể xóa theo khối. EEPROM flash Bộ nhớ có thể lập trình đi kèm với một quy tắc - . Trong bộ nhớ như vậy, việc ghi dữ liệu mới phức tạp hơn vì dữ liệu được lưu trữ dưới dạng điện tích trên một cổng nổi (lý do phần lớn nằm ở tính chất vật lý của các ô nhớ). Lượng điện tích trên cổng xác định ô lưu trữ "0" hay "1". xóa trước khi ghi Khi bạn xóa chip bộ nhớ flash, bạn đặt tất cả các bit dữ liệu được lưu trữ trên đó về trạng thái đã biết (mặc định), thường là logic "1". Điều này cho phép bạn bắt đầu với một phương tiện rõ ràng, có thể nói như vậy và lập trình dữ liệu mới trên chip mà không có bất kỳ tàn dư nào của dữ liệu cũ vẫn được lưu trữ trên đó. Khi dữ liệu mới được ghi vào chip, trạng thái của các bit riêng lẻ được thay đổi từ "1" thành "0" để biểu thị dữ liệu mới. Nếu bạn chỉ ghi dữ liệu mới vào chip mà không xóa nó trước, dữ liệu mới sẽ được kết hợp với dữ liệu cũ, dẫn đến kết quả không thể đoán trước. Ví dụ: hãy xem xét chip bộ nhớ flash có bộ nhớ 8 bit lưu trữ giá trị "0110 0010". Nếu bạn ghi dữ liệu mới "1100 1001" vào chip mà không xóa nó trước, trạng thái kết quả của chip sẽ là "0100 0000", đây có thể không phải là điều bạn dự định. Sự nhầm lẫn chính liên quan đến từ viết tắt của . Thuật ngữ "Bộ nhớ chỉ đọc" đã từng được sử dụng để chỉ bộ nhớ vĩnh viễn và người dùng không thể thay đổi. Tuy nhiên, khi công nghệ ngày càng phát triển, định nghĩa về ROM đã thay đổi và hiện nay nó thường được dùng để chỉ bộ nhớ được lập trình sẵn tại nhà máy và người dùng cuối không thể thay đổi. Nhưng nếu người dùng có kỹ năng mong muốn và thiết bị chuyên dụng (ví dụ: lập trình viên), người đó có thể lập trình lại chip. Tên ROM vẫn còn, mặc dù định nghĩa đã thay đổi, như một tham chiếu lịch sử đến mục đích ban đầu của bộ nhớ. ROM Read Only Memory dễ dàng Bằng cách áp dụng bảo vệ ghi, một số loại ROM có thể lập trình lại có thể tạm thời trở thành bộ nhớ chỉ đọc. Đây KHÔNG phải là TẤT CẢ các loại bộ nhớ cố định hiện có, mà là hầu hết các loại bộ nhớ phổ biến mà bạn có thể tình cờ nghe thấy. Ngày nay, trên hầu hết các bo mạch chủ, những con chip này được tạo ra bằng cách sử dụng . công nghệ NOR Flash thực thi tại chỗ (XIP) Execute in Place (XIP) là phương pháp cho phép bộ xử lý thực thi mã trực tiếp từ bộ nhớ flash mà không cần sao chép mã đó vào bộ nhớ dễ bay hơi (chẳng hạn như ) trước. Điều này đạt được bằng cách ánh xạ bộ nhớ flash vào không gian địa chỉ của bộ xử lý, để có thể thực hiện mã trực tiếp từ flash. Vì vậy, hệ thống có thể bắt đầu thực thi mã ngay khi có thể mà không cần phải đợi RAM được khởi tạo trước. RAM Đợi đã... CPU có thể giao tiếp với ROM BOOT thông qua giao thức SPI/Parallel/etc không? Tất nhiên là không, nó chỉ tìm nạp hướng dẫn từ bộ nhớ hệ thống, các yêu cầu đến vùng bộ nhớ này được chuyển hướng đến Giao diện phương tiện trực tiếp của Intel (DMI hoặc AMD / Giao diện phương tiện hợp nhất (UMI) (tiền thân). Đó là liên kết giữa CPU và chipset trên bo mạch chủ. Tại thời điểm này, việc giải mã địa chỉ được thực hiện thông qua bộ giải mã nằm trong chipset và dữ liệu từ chip được trả về bộ xử lý. ) Infinity Fabric (IF) Khi chip được làm từ bộ nhớ flash NOR, hỗ trợ đọc truy cập ngẫu nhiên, nhưng không ghi truy cập ngẫu nhiên, đã xảy ra một vấn đề. Khi bộ nhớ có thể ghi không khả dụng, tất cả các tính toán phải được thực hiện trong các thanh ghi của bộ xử lý. Tại thời điểm này, mã chỉ có thể được viết bằng hợp ngữ và nó có xu hướng thiết lập môi trường cho ngôn ngữ cấp cao (thường là ). Lý do cho điều này là việc khởi tạo bộ nhớ đã trở nên phức tạp đến mức khó có thể viết hoàn toàn bằng hợp ngữ. Vì những ngôn ngữ như vậy yêu cầu ít nhất một đống và ngăn xếp, nên chúng ta cần bộ nhớ có thể ghi. Một số bộ xử lý có SRAM được nhúng trong chính chip, nhưng một cách tiếp cận hiện đại hơn là sử dụng . ngôn ngữ C bộ nhớ Cache tích hợp dưới dạng RAM (CAR) Cache-As-Ram (CAR) là bộ nhớ tốc độ cao lưu trữ một bản sao của dữ liệu và hướng dẫn được sử dụng thường xuyên từ bộ nhớ chính. Bộ đệm được đặt gần bộ xử lý hơn và được tổ chức thành nhiều cấp độ (L1, L2, L3, ...), với mỗi cấp độ lớn hơn và chậm hơn cấp độ trước đó. Bộ đệm CPU Nếu dữ liệu nằm trong bộ đệm, CPU có thể truy xuất dữ liệu được yêu cầu từ bộ đệm (nó được gọi là ). Khi bộ nhớ cache của CPU không thể tìm thấy dữ liệu cần thiết, nó sẽ dẫn đến . Điều này có thể xảy ra do dữ liệu chưa bao giờ được lưu trữ trong bộ nhớ cache hoặc do dữ liệu đã được lưu trữ trước đó nhưng đã bị khỏi bộ nhớ cache. Dù sao, bộ xử lý phải đi đến bộ nhớ chính để truy cập dữ liệu và sao chép nó vào bộ đệm. lần truy cập bộ đệm lỗi bộ nhớ cache xóa là quá trình xóa dữ liệu khỏi bộ nhớ cache để giải phóng dung lượng cho dữ liệu mới. Việc trục xuất dữ liệu có thể được bắt đầu bởi hệ thống bộ nhớ đệm (thường là khi bộ nhớ đệm đầy và dữ liệu mới cần được lưu trữ hoặc khi chính sách về thời gian tồn tại của dữ liệu đã hết hạn) hoặc theo yêu cầu rõ ràng. Xoá bộ nhớ cache Tuy nhiên, nếu chúng ta muốn sử dụng , chúng ta cần thiết lập cache để hoạt động ở hay còn gọi là . Kỹ thuật này ngăn chặn do . Thay vào đó, bộ nhớ đệm được coi như một SRAM thông thường và tất cả các truy cập (đọc/ghi) sẽ tác động vào bộ đệm chứ tác động vào bộ nhớ chính. Chế độ này có thể được kích hoạt bằng cách sử dụng hướng dẫn CPU dành riêng cho nhà cung cấp. Cache CPU làm RAM chế độ Non-Eviction Mode No-Fill Mode việc trục xuất lỗi bộ đệm không Sơ đồ bố cục & bộ nhớ Trên thực tế, ROM BOOT chứa một số loại phần sụn. Khi một loạt phần sụn được lưu trữ trong ROM BOOT, nó cần được sắp xếp theo cách nào đó để phân biệt giữa chúng. Hãy tìm hiểu làm thế nào nó được thực hiện. Chế độ không mô tả Ban đầu, chipset thực hiện ánh xạ trực tiếp toàn bộ nội dung ROM BOOT vào bộ nhớ (từ 4GB đến 4GB - 16MB). Thông thường, nếu ROM BOOT nhỏ hơn 16 MB, nội dung sẽ được ánh xạ lặp lại. CPU và phần sụn có thể đọc/ghi vào flash mà không có bất kỳ hạn chế nào. Chế độ Non-Descriptor không còn được hỗ trợ ở các chipset mới. Intel Flash Descriptor / Chế độ mô tả Cuối cùng, trong ICH8, Intel giới thiệu một bố cục đặc biệt cho BOOT ROM. Đèn flash được chia thành các vùng sau: Bộ mô tả Flash (FD) - cấu trúc dữ liệu này phải được đặt ở đầu thiết bị với độ lệch . Nó được tạo thành từ mười một phần như thể hiện trong hình bên dưới: 0x10 có các con trỏ tới các vùng khác và kích thước của từng vùng. Bản đồ mô tả Phần có thông tin về (các) đèn flash trong hệ thống (số lượng thành phần, mật độ của từng thành phần, hướng dẫn không hợp lệ, v.v.). Thành phần Phần xác định quyền đọc/ghi cho các vùng. Về phần đọc/ghi, quyền phải được đặt thành Chỉ đọc, thông tin được lưu trữ trong vùng này chỉ có thể được ghi trong quá trình sản xuất. Master BIOS - chỉ vùng này được ánh xạ vào bộ nhớ. Công cụ quản lý và bảo mật hội tụ (CSME / ME) - phần sụn hỗ trợ các công nghệ Intel và ME khác nhau. Intel Gigabit Ethernet (GbE) - chỉ có thể được truy cập trực tiếp bởi bộ điều khiển Gigabit Ethernet. Dữ liệu nền tảng Bộ điều khiển nhúng (EC) và là những vùng bắt buộc duy nhất. Bộ mô tả Flash Intel ME Bảng giao diện phần sụn Intel (FIT) FIT là một cấu trúc dữ liệu bên trong và chứa nhiều mục khác nhau mô tả cấu hình nền tảng. Mỗi mục trong bảng có kích thước 16 byte. Cái đầu tiên được gọi là , cái còn lại được gọi là . Nó được định vị bởi tại địa chỉ vật lý (4GB - 0x40). vùng BIOS tiêu đề FIT mục FIT con trỏ FIT 0xFFFFFFC0 Các thành phần này phải được xử lý trước khi thực hiện lệnh CPU đầu tiên từ . Các mục bao gồm cập nhật vi mã CPU, ACM khởi động, chính sách Khởi động nền tảng/TPM/BIOS/TXT và các nội dung khác. Nhưng ít nhất FIT phải bao gồm các mục Cập nhật và . Vì vậy, cách sử dụng phổ biến của FIT là cập nhật vi mã trước khi thực hiện . vectơ đặt lại tiêu đề FIT vi mã véc tơ đặt lại Đây là bản đồ bộ nhớ trông như thế nào: Cấu trúc phần sụn nhúng AMD Thật không may, có ít thông tin hơn nhiều, tôi không thể tìm thấy bất kỳ tài liệu rò rỉ nào về chipset AMD có thông tin chi tiết về cách bố trí của chúng. Vì vậy, tôi không thể cho bạn biết tốt hơn . Nó được viết dựa trên tài liệu chỉ có sẵn theo NDA. tài liệu coreboot nói AMD Trên thực tế, sẽ đủ để biết rằng tương tự AMD của Bộ mô tả Flash là và nó chứa các con trỏ tới , và phần sụn khác. Cấu trúc phần sụn nhúng Bảng thư mục PSP Bảng thư mục BIOS Khởi tạo silicon Nếu bạn muốn xem chính xác cách bộ nhớ và CPU hiện đại được khởi tạo, thì tôi phải làm phiền bạn. Intel và AMD không vội phát hành Mã khởi tạo Silicon cho cộng đồng. Theo như thông tin như vậy không có sẵn công khai, họ cung cấp phân phối nhị phân mã khởi tạo silicon cần thiết. Đây được coi là một thư viện dành cho các nhà phát triển chương trình cơ sở và chứa mã nhị phân để khởi tạo bộ điều khiển bộ nhớ, chipset, CPU và các bộ phận khác của hệ thống. Gói hỗ trợ chương trình cơ sở Intel (FSP) Nhị phân đó có thể được chia thành 4 thành phần: FSP-T: Thiết lập môi trường thực thi sớm ("RAM tạm thời") trong đó mã C có thể được thực thi. Trên thực tế, mã nhị phân này thiết lập CAR, nhưng cũng thực hiện một số khởi tạo phần cứng ban đầu như thiết lập không gian cấu hình ánh xạ bộ nhớ PCIe. FSP-M: Đang khởi tạo bộ nhớ vĩnh viễn (chẳng hạn như DRAM). FSP-S: Hoàn thành khởi tạo silicon bao gồm khởi tạo bộ điều khiển CPU và IO. FSP-O: Thành phần tùy chọn cung cấp khả năng khởi tạo thiết bị OEM. Đây là do Intel đăng mà bạn có thể tìm thấy trên GitHub của họ. có thể được lấy từ trang web của Intel. Kho lưu trữ các tệp nhị phân Intel FSP Thông số kỹ thuật FSP v2.1 Kiến trúc phần mềm đóng gói chung của AMD (AGESA) AGESA cho các sản phẩm sớm hơn Family 17h được gọi là hoặc . Vào thời điểm đó, AGESA có mã nguồn mở và mã có sẵn trong (mã này không được dùng nữa sau bản phát hành 4.18). có thể được tìm thấy trên trang web của AMD. v5 Arch2008 kho lưu trữ coreboot Thông số kỹ thuật cho Arch2008 Với việc giới thiệu các sản phẩm (vi kiến trúc Zen), AMD đã không công bố mã nguồn AGESA, chỉ có các giải pháp nhị phân dựng sẵn. Người kế nhiệm như vậy được gọi là và hỗ trợ Family 17h trở lên. Family 17h AGESA v9 mởSIL Không có thông tin chi tiết có sẵn, chỉ . có tin tức Hệ thống con tự trị Một phần không thể thiếu của quy trình khởi động x86 hiện đại, nếu không có nó thì các lõi x86 sẽ không bao giờ được kích hoạt. Do đó . Các công nghệ này chịu trách nhiệm khởi tạo phần cứng, xác minh tính toàn vẹn của hệ thống, quản lý năng lượng và khởi chạy CPU. Phần sụn cho các hệ thống phụ này được tải và thực thi bộ xử lý chính bắt đầu thực thi phần sụn của chính nó. Mã trên các hệ thống như vậy chạy độc lập với lõi CPU của nền tảng. không thể vô hiệu hóa chúng hoàn toàn trước khi Miễn là nhiều công ty phần cứng đã kết hợp nguyên tắc , mã nguồn cũng như tài liệu cho các hệ thống con này đều không có sẵn. May mắn thay, chúng tôi biết nó ảnh hưởng như thế nào đến quá trình khởi động - xem . bảo mật thông qua che khuất Trình tự sức mạnh phần cứng Chúng tôi sẽ không đi vào chi tiết, bởi vì đã có nhiều bài báo trên Internet từ các nhà nghiên cứu trên toàn thế giới. Nhưng tôi sẽ chỉ cung cấp cho bạn một mô tả ngắn gọn về nó là gì. Công cụ quản lý Intel (ME) Intel ME là một bộ vi xử lý riêng biệt được tích hợp vào chipset Intel (PCH) từ năm 2008. Nó có RAM riêng, ROM tích hợp, cầu nối bus tới tất cả các bus bên trong chipset (kết quả là nó có thể truy cập mạng). và thậm chí cả RAM chính trên CPU), v.v. Chạy một hệ điều hành tùy chỉnh dựa trên MINIX. i486/80486 Bộ xử lý bảo mật nền tảng AMD (PSP) AMD PSP là lõi dựa trên phần mở rộng Trustzone, phần mở rộng này được đưa vào khuôn CPU dưới dạng bộ đồng xử lý. Con chip này đã được tích hợp vào hầu hết các nền tảng AMD kể từ năm 2013. Chạy một hệ điều hành độc quyền và không có giấy tờ. ARM Trình tự nguồn phần cứng Quá trình này, còn được gọi là hoặc , cung cấp một số mức điện áp dẫn xuất và/hoặc đường ray theo một thứ tự cụ thể cần thiết trên nền tảng. Nói một cách đơn giản hơn, nó cung cấp năng lượng cho một số thành phần nền tảng theo một thứ tự cụ thể. Quá trình này khác nhau tùy thuộc vào thiết kế hệ thống hoặc nền tảng, nhưng thông thường, PC tiêu chuẩn bao gồm các bước sau: Trình tự bật nguồn Trình tự bật nguồn cấp điện Bạn nhấn . Nhưng chờ đã... nút này nằm trên không phải là bộ phận cần thiết của máy tính. Thông thường, nút nguồn là một dây cáp. Chúng tôi có một nút ở một bên và một mà chúng tôi đặt trên ở phía bên kia. Khi chúng ta nhấn nút, các ngạnh này được nối với nhau để dòng điện có thể chạy qua chúng. Xem video dưới đây về cách bật máy tính mà không cần nút nguồn nếu bạn quan tâm. nút nguồn vỏ máy tính công tắc hai ngạnh kim loại trên bo mạch chủ https://www.youtube.com/watch?v=G4FOBL1c3pA&embedable=true gửi tín hiệu đến bộ cấp nguồn (PSU). Bo mạch chủ nhận tín hiệu, cung cấp lượng điện thích hợp và gửi tín hiệu trở lại bo mạch chủ. Bộ nguồn Sau khi bo mạch chủ nhận được tín hiệu tốt về nguồn điện, nó sẽ cấp nguồn cho các thành phần nền tảng như lõi, đồng hồ, chipset, bộ nhớ, các bộ điều khiển khác nhau, v.v. Một loạt các hệ thống con, bao gồm các hệ thống con tự trị (đã thảo luận ở trên), có thể khởi động trước bộ xử lý chính. Các hệ thống dựa trên AMD (dành cho Gia đình 17h trở lên) PSP thực thi -chip BOOT ROM. trên PSP định vị trong ROM BOOT chip và thực thi phần sụn PSP. Bảng phần sụn nhúng ngoài PSP phân tích để tìm các giai đoạn ABL và thực thi chúng. Bảng thư mục PSP Các giai đoạn ABL khởi tạo bộ nhớ chính, định vị hình ảnh BIOS trong BOOT ROM và tải nó vào DRAM (giải nén nếu hình ảnh được nén). Nền tảng này không có lý do gì để sử dụng CAR vì DRAM đã có sẵn và PSP tải hình ảnh chương trình cơ sở vào đó. Hệ thống dựa trên Intel Chipset (ICH/PCH) tìm thấy trong ROM BOOT. Bộ mô tả Flash của Intel Chipset sao chép chương trình cơ sở CSME vào bộ nhớ trong nơi Intel ME có thể truy cập nó và phần cuối cùng bắt đầu thực thi nó. Chipset ánh xạ vào bộ nhớ. vùng BIOS Các bản cập nhật vi mã nằm trong được tải vào CPU. Chúng phải được . Bảng Giao diện Phần sụn áp dụng vào mỗi lần khởi động hệ thống (tùy chọn) Nếu tìm thấy Mô-đun mã xác thực (ACM), thì mục nhập đó sẽ được thực thi. Tất cả thời gian này, được xác nhận để ngăn CPU khởi động trước khi các phần khác của hệ thống sẵn sàng. Khi nền tảng đã sẵn sàng, được hủy xác nhận. Trong hệ thống đa bộ xử lý hoặc đa lõi, một CPU được chọn động làm chạy tất cả mã khởi tạo phần sụn. Các bộ xử lý còn lại, được gọi là tại thời điểm này, vẫn bị tạm dừng cho đến sau này khi chúng được kích hoạt rõ ràng bởi phần sụn/nhân. tín hiệu đặt lại CPU dòng thiết lập lại CPU bộ xử lý khởi động (BSP) bộ xử lý ứng dụng (AP) Sau khi bật nguồn CPU lần đầu tiên, nó sẽ hoạt động ở . Hầu hết các thanh ghi đều có , bao gồm Con trỏ chỉ dẫn (IP), Đoạn mã (CS) và , đây là của từng trong bộ xử lý để cho phép truy cập nhanh vào bộ nhớ đoạn. chế độ thực các giá trị được xác định rõ Bộ nhớ đệm mô tả bản sao bộ mô tả đoạn là một mục trong và chứa địa chỉ cơ sở, giới hạn phân đoạn và thông tin truy cập (phần này bị bỏ qua vì chế độ thực không có quyền kiểm soát truy cập như chế độ được bảo vệ). Thay vì truy cập GDT (được đặt trong bộ nhớ) cho mỗi lần truy cập bộ nhớ, thông tin được lưu trữ trong bộ đệm mô tả. Bộ mô tả phân đoạn Bảng mô tả toàn cầu (GDT) Tuy nhiên, GDT không tham gia vào chế độ thực, vì vậy bộ xử lý tạo các mục nhập bên trong. Thanh ghi bộ chọn CS, được sử dụng để truy cập bộ mô tả đoạn, được tải với . Địa chỉ cơ sở CS được khởi tạo thành . IP được khởi tạo thành . 0xF000 0xFFFF_0000 0xFFF0 Do đó, bộ xử lý bắt đầu từ bộ nhớ nằm ở địa chỉ vật lý ( + ). Lệnh đầu tiên được thực thi tại địa chỉ đó được gọi là . tìm nạp các lệnh 0xFFFF_FFF0 0xFFFF_0000 0x0000_FFF0 véc tơ đặt lại LƯU Ý: Thủ thuật này cho phép bạn truy cập vào không gian địa chỉ cao, tuy nhiên, bạn không thể truy cập mã bên dưới địa chỉ . Địa chỉ cơ sở CS vẫn ở giá trị ban đầu này cho đến khi thanh ghi bộ chọn CS được phần sụn tải. Nó có thể được thực hiện bằng cách thực hiện một . 0xFFFF_0000 cú nhảy xa Tại thời điểm này, quyết định tốt nhất là chuyển sang chế độ được bảo vệ với 4 GB địa chỉ. Nếu phần sụn không làm được điều đó, thì để chế độ thực hoạt động, chipset phải có khả năng đặt bí danh cho phạm vi bộ nhớ dưới 1 MB thành phạm vi tương đương chỉ dưới 4 GB. Một số chipset nhất định không có răng cưa này và có thể yêu cầu chuyển sang chế độ hoạt động khác trước khi thực hiện bước nhảy xa đầu tiên. Địa chỉ nằm trong một phần của , vì vậy CPU sử dụng phương pháp Thực thi Tại chỗ (XIP). Mặc dù nếu đó là hệ thống dựa trên AMD, thì có lẽ bạn đang đọc từ bộ nhớ chính. bộ nhớ cố định CPU thực thi mã chương trình cơ sở. Tôi khuyên bạn nên xem video bên dưới về trình tự bật nguồn, video này giải thích quy trình sử dụng bo mạch chủ ASUS P9X79 làm ví dụ. Mặc dù thực tế là nó bằng tiếng Nga, nhưng bạn sẽ có thể hiểu mọi thứ nếu bật phụ đề tiếng Anh được tạo tự động. https://www.youtube.com/watch?v=lAH7eSjR1d4&embedable=true Bài viết này đã cung cấp rất nhiều thông tin lý thuyết liên quan đến cách khởi động hoạt động. Tuy nhiên, để thực sự hiểu quy trình này, chúng ta cần xem xét kỹ hơn mã nguồn và kiến trúc của phần sụn hiện có. Trong bài viết tiếp theo, chúng ta sẽ tìm hiểu sâu hơn về , và để xem xét chúng một cách chi tiết. BIOS UEFI coreboot Tài nguyên , kho lưu trữ web Khởi động hệ thống kiến trúc Intel, Phần I: Khởi tạo sớm Cách máy tính khởi động CÔNG NGHỆ ROM, EPROM VÀ EEPROM Sự khác biệt giữa EEPROM và NOR Flash Giới thiệu nhẹ nhàng về Cache-as-Ram trên X86 Hình ảnh về chế độ không mô tả và mô tả được lấy từ , được lấy từ lớp 'Architecture 4001: x86-64 Intel Firmware Attack & Defense' lớp 'Intel x86 nâng cao: BIOS và SMM' của John Butterworth & Xeno Kovah