```html Autori: Almudena Carrera Vazquez Caroline Tornow Diego Ristè Stefan Woerner Maika Takita Daniel J. Egger Astratto I computer quantistici elaborano le informazioni secondo le leggi della meccanica quantistica. L'attuale hardware quantistico è rumoroso, può conservare le informazioni solo per un breve periodo ed è limitato a pochi bit quantistici, ovvero qubit, tipicamente disposti in una connettività planare . Tuttavia, molte applicazioni del calcolo quantistico richiedono una connettività maggiore rispetto al reticolo planare offerto dall'hardware su più qubit di quanti siano disponibili su una singola unità di elaborazione quantistica (QPU). La comunità spera di affrontare queste limitazioni collegando le QPU tramite comunicazione classica, cosa che non è ancora stata dimostrata sperimentalmente. Qui realizziamo sperimentalmente circuiti dinamici con mitigazione degli errori e circuit cutting per creare stati quantistici che richiedono una connettività periodica utilizzando fino a 142 qubit distribuiti su due QPU con 127 qubit ciascuna, collegate in tempo reale con un collegamento classico. In un circuito dinamico, i gate quantistici possono essere controllati classicamente dagli esiti di misurazioni a metà circuito entro il tempo di esecuzione, ovvero entro una frazione del tempo di coerenza dei qubit. Il nostro collegamento classico in tempo reale ci consente di applicare un gate quantistico su una QPU condizionatamente all'esito di una misurazione su un'altra QPU. Inoltre, il controllo del flusso con mitigazione degli errori migliora la connettività dei qubit e il set di istruzioni dell'hardware, aumentando così la versatilità dei nostri computer quantistici. Il nostro lavoro dimostra che possiamo utilizzare più processori quantistici come uno solo con circuiti dinamici con mitigazione degli errori abilitati da un collegamento classico in tempo reale. 1 Principale I computer quantistici elaborano le informazioni codificate in bit quantistici con operazioni unitarie. Tuttavia, i computer quantistici sono rumorosi e la maggior parte delle architetture su larga scala dispone i qubit fisici in un reticolo planare. Ciononostante, gli attuali processori con mitigazione degli errori possono già simulare modelli di Ising nativi dell'hardware con 127 qubit e misurare osservabili su una scala in cui gli approcci brute-force con computer classici iniziano ad avere difficoltà . L'utilità dei computer quantistici dipende da un'ulteriore scalabilità e dal superamento della loro limitata connettività dei qubit. Un approccio modulare è importante per la scalabilità degli attuali processori quantistici rumorosi e per ottenere il gran numero di qubit fisici necessari per la tolleranza ai guasti . Le architetture di ioni intrappolati e atomi neutri possono raggiungere la modularità trasportando fisicamente i qubit , . Nel breve termine, la modularità nei qubit superconduttori si ottiene tramite interconnessioni a corto raggio che collegano chip adiacenti , . 1 2 3 4 5 6 7 8 Nel medio termine, gate a lungo raggio operanti nel regime delle microonde potrebbero essere eseguiti tramite lunghi cavi convenzionali , , . Ciò consentirebbe una connettività dei qubit non planare adatta a una correzione degli errori efficiente . Un'alternativa a lungo termine è l'entanglement di QPU remote con un collegamento ottico che sfrutta una trasduzione microonde-ottica , che a nostra conoscenza non è ancora stata dimostrata. Inoltre, i circuiti dinamici ampliano il set di operazioni di un computer quantistico eseguendo misurazioni a metà circuito (MCM) e controllando classicamente un gate entro il tempo di coerenza dei qubit. Migliorano la qualità algoritmica e la connettività dei qubit . Come vedremo, i circuiti dinamici consentono anche la modularità collegando le QPU in tempo reale tramite un collegamento classico. 9 10 11 3 12 13 14 Adottiamo un approccio complementare basato su gate virtuali per implementare interazioni a lungo raggio in un'architettura modulare. Colleghiamo qubit in posizioni arbitrarie e creiamo le statistiche di entanglement tramite una decomposizione in quasi-probabilità (QPD) , , . Confrontiamo uno schema basato solo su operazioni locali (LO) con uno aumentato dalla comunicazione classica (LOCC) . Lo schema LO, dimostrato in un contesto a due qubit , richiede l'esecuzione di più circuiti quantistici solo con operazioni locali. Al contrario, per implementare LOCC, consumiamo coppie di Bell virtuali in un circuito di teletrasporto per creare gate a due qubit , . Su hardware quantistico con connettività sparsa e planare, la creazione di una coppia di Bell tra qubit arbitrari richiede un gate CNOT a lungo raggio. Per evitare questi gate, utilizziamo una QPD su operazioni locali che si traduce in coppie di Bell tagliate che il teletrasporto consuma. LO non necessita del collegamento classico ed è quindi più semplice da implementare rispetto a LOCC. Tuttavia, poiché LOCC richiede un unico circuito template parametrizzato, è più efficiente da compilare rispetto a LO e il costo della sua QPD è inferiore al costo dello schema LO. 15 16 17 16 17 18 19 20 Il nostro lavoro apporta quattro contributi chiave. Primo, presentiamo i circuiti quantistici e la QPD per creare più coppie di Bell tagliate per realizzare i gate virtuali nel rif. . Secondo, sopprimiamo e mitigiamo gli errori derivanti dalla latenza dell'hardware di controllo classico nei circuiti dinamici con una combinazione di disaccoppiamento dinamico ed estrapolazione a zero rumore . Terzo, sfruttiamo questi metodi per ingegnerizzare condizioni al contorno periodiche su un grafo di 103 nodi. Quarto, dimostriamo una connessione classica in tempo reale tra due QPU separate, dimostrando così che un sistema di QPU distribuite può essere gestito come una sola tramite un collegamento classico . In combinazione con i circuiti dinamici, ciò ci consente di gestire entrambi i chip come un unico computer quantistico, cosa che esemplifichiamo ingegnerizzando uno stato grafico periodico che si estende su entrambi i dispositivi su 142 qubit. Discutiamo un percorso futuro per creare gate a lungo raggio e forniamo la nostra conclusione. 17 21 22 23 Taglio del circuito Eseguiamo grandi circuiti quantistici che potrebbero non essere direttamente eseguibili sul nostro hardware a causa di limitazioni nel numero di qubit o nella connettività, tagliando i gate. Il taglio del circuito scompone un circuito complesso in sotto-circuiti che possono essere eseguiti individualmente , , , , , . Tuttavia, dobbiamo eseguire un numero maggiore di circuiti, che chiamiamo overhead di campionamento. I risultati di questi sotto-circuiti vengono poi ricombinati classicamente per fornire il risultato del circuito originale (Metodi ). 15 16 17 24 25 26 Sec6 Poiché uno dei principali contributi del nostro lavoro è l'implementazione di gate virtuali con LOCC, mostriamo come creare le coppie di Bell tagliate richieste con operazioni locali. Qui, più coppie di Bell tagliate vengono ingegnerizzate tramite circuiti quantistici parametrizzati, che chiamiamo fabbrica di coppie di Bell tagliate (Fig. ). Il taglio di più coppie contemporaneamente richiede un minore overhead di campionamento . Poiché la fabbrica di coppie di Bell tagliate forma due circuiti quantistici disgiunti, posizioniamo ciascun sotto-circuito vicino ai qubit che hanno gate a lungo raggio. La risorsa risultante viene quindi consumata in un circuito di teletrasporto. Ad esempio, nella Fig. , le coppie di Bell tagliate vengono consumate per creare gate CNOT sulle coppie di qubit (0, 1) e (2, 3) (vedi sezione 'Fabbriche di coppie di Bell tagliate' ). 1b,c 17 1b Sec11 , Rappresentazione di un'architettura IBM Quantum System Two. Qui, due QPU Eagle da 127 qubit sono collegate con un collegamento classico in tempo reale. Ogni QPU è controllata dalla sua elettronica nel suo rack. Sincronizziamo strettamente entrambi i rack per far funzionare entrambe le QPU come una sola. , Circuito quantistico template per implementare gate CNOT virtuali sulle coppie di qubit ( 0, 1) e ( 2, 3) con LOCC consumando coppie di Bell tagliate in un circuito di teletrasporto. Le doppie linee viola corrispondono al collegamento classico in tempo reale. , Fabbriche di coppie di Bell tagliate 2( ) per due coppie di Bell tagliate simultaneamente. La QPD ha un totale di 27 diversi set di parametri . Qui, . a b q q q q c C θ i θ i Condizioni al contorno periodiche Costruiamo uno stato grafico | ⟩ con condizioni al contorno periodiche su ibm_kyiv, un processore Eagle , andando oltre i limiti imposti dalla sua connettività fisica (vedi sezione 'Stati grafici' ). Qui, ha | |=103 nodi e richiede quattro spigoli a lungo raggio lr={(1, 95), (2, 98), (6, 102), (7, 97)} tra i qubit superiori e inferiori del processore Eagle (Fig. ). Misuriamo gli stabilizzatori dei nodi in ciascun nodo ∈ e gli stabilizzatori degli spigoli formati dal prodotto attraverso ciascuno spigolo ( , )∈ . Da questi stabilizzatori, costruiamo un testimone di entanglement , che è negativo se c'è entanglement bipartito attraverso lo spigolo ( , )∈ (rif. ) (vedi sezione 'Testimone di entanglement' ). Ci concentriamo sull'entanglement bipartito perché questa è la risorsa che vogliamo ricreare con gate virtuali. La misurazione di testimoni di entanglement tra più di due parti misurerà solo la qualità dei gate e delle misurazioni non virtuali, rendendo l'impatto dei gate virtuali meno chiaro. G 1 Sec13 G V E 2a Si i V SiSj i j E i j E 27 Sec14 , Il grafo pesantemente esagonale viene ripiegato su se stesso in forma tubolare dagli spigoli (1, 95), (2, 98), (6, 102) e (7, 97) evidenziati in blu. Tagliamo questi spigoli. , Gli stabilizzatori dei nodi (in alto) e i testimoni , (in basso), con 1 deviazione standard per i nodi e gli spigoli vicini agli spigoli a lungo raggio. Le linee tratteggiate verticali raggruppano stabilizzatori e testimoni in base alla loro distanza dagli spigoli tagliati. , Funzione di distribuzione cumulativa degli errori degli stabilizzatori. Le stelle indicano stabilizzatori di nodi per cui uno spigolo è implementato da un gate a lungo raggio. Nel benchmark dello spigolo caduto (linea rossa punto-tratto), i gate a lungo raggio non sono implementati e gli stabilizzatori indicati dalle stelle hanno quindi errore unitario. La regione grigia è la massa di probabilità corrispondente agli stabilizzatori dei nodi influenzati dai tagli. – , Nei layout bidimensionali, i nodi verdi duplicano i nodi 95, 98, 102 e 97 per mostrare gli spigoli tagliati. I nodi blu in sono risorse di qubit per creare coppie di Bell tagliate. Il colore del nodo è l'errore assoluto | −1| dello stabilizzatore misurato, come indicato dalla barra dei colori. Uno spigolo è nero se vengono rilevate statistiche di entanglement con un livello di confidenza del 99% e viola se non lo sono. In , i gate a lungo raggio sono implementati con gate SWAP. In , gli stessi gate sono implementati con LOCC. In , non sono implementati affatto. a b Sj c Sj d f e i Si d e f Prepara | ⟩ utilizzando tre metodi diversi. Gli spigoli nativi dell'hardware sono sempre implementati con gate CNOT, ma le condizioni al contorno periodiche sono implementate con (1) gate SWAP, (2) LOCC e (3) LO per collegare qubit attraverso l'intero reticolo. La differenza principale tra LOCC e LO è un'operazione di feed-forward consistente in gate a singolo qubit condizionati a 2 risultati di misurazione, dove è il numero di tagli. Ciascuno dei 22 casi attiva una combinazione unica di gate e/o sui qubit appropriati. L'acquisizione dei risultati di misurazione, la determinazione del caso corrispondente e l'azione basata su di esso viene eseguita in tempo reale dall'hardware di controllo, al costo di una latenza aggiunta fissa. Mitighiamo e sopprimiamo gli errori derivanti da questa latenza con estrapolazione a zero rumore e disaccoppiamento dinamico sfalsato , (vedi sezione 'Istruzioni di commutazione dei circuiti quantistici con mitigazione degli errori' ). G n n n X Z 22 21 28 Sec10 Mettiamo a confronto le implementazioni SWAP, LOCC e LO di | ⟩ con uno stato grafico nativo dell'hardware su ′=( , ′) ottenuto rimuovendo i gate a lungo raggio, ovvero, ′= lr. Il circuito che prepara | ′⟩ richiede quindi solo 112 gate CNOT disposti in tre strati seguendo la topologia pesantemente esagonale del processore Eagle. Questo circuito riporterà grandi errori nella misurazione degli stabilizzatori di nodi e spigoli di | ⟩ per i nodi su un gate tagliato poiché è progettato per implementare | ′⟩. Riferiamo a questo benchmark nativo dell'hardware come benchmark dello spigolo caduto. Il circuito basato su swap richiede 262 gate CNOT aggiuntivi per creare gli spigoli a lungo raggio lr, il che riduce drasticamente il valore degli stabilizzatori misurati (Fig. ). Al contrario, l'implementazione LOCC e LO degli spigoli in lr non richiede gate SWAP. Gli errori dei loro stabilizzatori di nodi e spigoli per i nodi non coinvolti in un gate tagliato seguono da vicino il benchmark dello spigolo caduto (Fig. ). Al contrario, gli stabilizzatori che coinvolgono un gate virtuale hanno un errore inferiore rispetto al benchmark dello spigolo caduto e all'implementazione swap (Fig. , marcatori a stella). Come metrica di qualità complessiva, riportiamo prima la somma degli errori assoluti sugli stabilizzatori dei nodi, ovvero, ∑ ∈ ∣ −1∣ (Tabella Dati Estesi ). L'elevato overhead SWAP è responsabile della somma degli errori assoluti di 44,3. L'errore di 13,1 sul benchmark dello spigolo caduto è dominato dagli otto nodi sui quattro tagli (Fig. , marcatori a stella). Al contrario, gli errori LO e LOCC sono influenzati dalle MCM. Attribuiamo l'errore aggiuntivo di 1,9 di LOCC rispetto a LO ai ritardi e ai gate CNOT nel circuito di teletrasporto e alle coppie di Bell tagliate. Nei risultati basati su SWAP, non rileva entanglement su 35 dei 116 spigoli con un livello di confidenza del 99% (Fig. ). Per l'implementazione LO e LOCC, verifica le statistiche di entanglement bipartito su tutti gli spigoli in con un livello di confidenza del 99% (Fig. ). Queste metriche mostrano che i gate virtuali a lungo raggio producono stabilizzatori con errori inferiori rispetto alla loro scomposizione in SWAP. Inoltre, mantengono la varianza sufficientemente bassa da verificare le statistiche di entanglement. G G V E E EE G G G E 2b–d E 2b,c 2c i V Si Tab1 2c 2b,d G 2e Gestire due QPU come una sola Ora combiniamo due QPU Eagle da 127 qubit ciascuna in un'unica QPU tramite una connessione classica in tempo reale. Gestire i dispositivi come un unico processore più grande consiste nell'eseguire circuiti quantistici che si estendono sul registro di qubit più grande. Oltre ai gate unitari e alle misurazioni eseguite contemporaneamente sulla QPU unita, utilizziamo circuiti dinamici per eseguire gate che agiscono su qubit su entrambi i dispositivi. Ciò è reso possibile da una stretta sincronizzazione e da una rapida comunicazione classica tra strumenti fisicamente separati, necessari per raccogliere i risultati delle misurazioni e determinare il flusso di controllo sull'intero sistema . 29 Testiamo questa connessione classica in tempo reale ingegnerizzando uno stato grafico su 134 qubit costruito da anelli pesantemente esagonali che si snodano attraverso entrambe le QPU (Fig. ). Questi anelli sono stati scelti escludendo i qubit affetti da sistemi a due livelli e problemi di lettura per garantire uno stato grafico di alta qualità. Questo grafo forma un anello in tre dimensioni e richiede quattro gate a lungo raggio che implementiamo con LO e LOCC. Come prima, il protocollo LOCC richiede quindi due qubit aggiuntivi per gate tagliato per le coppie di Bell tagliate. Come nella sezione precedente, confrontiamo i nostri risultati con un grafo che non implementa gli spigoli che attraversano entrambe le QPU. Poiché non vi è alcun collegamento quantistico tra i due dispositivi, un benchmark con gate SWAP è impossibile. Tutti gli spigoli mostrano le statistiche di entanglement bipartito quando implementiamo il grafo con LO e LOCC con un livello di confidenza del 99%. Inoltre, gli stabilizzatori LO e LOCC hanno la stessa qualità del benchmark dello spigolo caduto per i nodi non interessati da un gate a lungo raggio (Fig. ). Gli stabilizzatori interessati dai gate a lungo raggio hanno una grande riduzione dell'errore rispetto al benchmark dello spigolo caduto. La somma degli errori assoluti sugli stabilizzatori dei nodi ∑ ∈ ∣ −1∣ è 21,0, 19,2 e 12,6 per il benchmark dello spigolo caduto, LOCC e LO, rispettivamente. Come prima, attribuiamo i 6,6 errori aggiuntivi di LOCC rispetto a LO ai ritardi e ai gate CNOT nel circuito di teletrasporto e alle coppie di Bell tagliate. I risultati LOCC dimostrano come un circuito quantistico dinamico in cui due sotto-circuiti sono collegati da un collegamento classico in tempo reale possa essere eseguito su due QPU altrimenti disgiunte. I risultati LO potrebbero essere ottenuti su un singolo dispositivo con 127 qubit al costo di un fattore aggiuntivo di 2 nel tempo di esecuzione, poiché i sotto-circuiti possono essere eseguiti successivamente. 3 3c i V Si , Stato grafico con confini periodici mostrato in tre dimensioni. Gli spigoli blu sono gli spigoli tagliati. , Mappa di accoppiamento di due QPU Eagle gestite come un unico dispositivo con 254 qubit. I nodi viola sono i qubit che formano lo stato grafico in e i nodi blu sono utilizzati per le coppie di Bell tagliate. , , Errore assoluto sugli stabilizzatori ( ) e sui testimoni degli spigoli ( ) implementati con LOCC (verde pieno) e LO (arancione pieno) e su un benchmark di spigolo caduto (rosso tratteggiato) per lo stato grafico in . In e , le stelle indicano stabilizzatori e testimoni degli spigoli interessati dai tagli. In e , la regione grigia è la massa di probabilità corrispondente agli stabilizzatori dei nodi e ai testimoni degli spigoli, rispettivamente, influenzati dal taglio. In e , osserviamo che l'implementazione LO supera il benchmark dello spigolo caduto, cosa che attribuiamo a migliori condizioni del dispositivo poiché questi dati sono stati raccolti in un giorno diverso rispetto al benchmark e ai dati LOCC. a b a c d c d a c d c d c d Discussione e conclusione Implementiamo gate a lungo raggio con LO e LOCC. Con questi gate, ingegnerizziamo condizioni al contorno periodiche su un reticolo planare a 103 nodi e colleghiamo due processori Eagle in tempo reale per creare uno stato grafico su 134 qubit, andando oltre le capacità di un singolo chip. Qui, abbiamo scelto di implementare stati grafici come applicazione per evidenziare le proprietà scalabili dei circuiti dinamici. Le nostre fabbriche di coppie di Bell tagliate abilitano lo schema LOCC presentato nel rif. . Sia i protocolli LO che LOCC forniscono risultati di alta qualità che corrispondono strettamente a un benchmark nativo dell'hardware. Il taglio del circuito aumenta la varianza delle osservabili misurate. Possiamo mantenere la varianza sotto controllo sia negli schemi LO che LOCC, come indicato dai test statistici sui testimoni. Una discussione approfondita della varianza misurata si trova nelle Informazioni Supplementari . 17 (Supplementary Information) L'aumento della varianza dovuto alla QPD è il motivo per cui la ricerca si concentra ora sulla riduzione dell'overhead di campionamento. È stato recentemente dimostrato che il taglio di più gate a due qubit in parallelo porta a QPD LO ottimali con lo stesso overhead di campionamento di LOCC, ma richiede un qubit ausiliario aggiuntivo e possibilmente un reset , 30
