```html लेखक: अलमुडेना कैरेरा वास्केज़ कैरोलिन टोर्नो डिएगो रिस्टे स्टीफ़न वोर्नर मैका ताकिता डैनियल जे. एगर सारांश क्वांटम कंप्यूटर क्वांटम यांत्रिकी के नियमों के साथ जानकारी संसाधित करते हैं। वर्तमान क्वांटम हार्डवेयर शोर वाला है, जानकारी को थोड़े समय के लिए ही संग्रहीत कर सकता है और कुछ क्वांटम बिट्स तक सीमित है, यानी, क्यूबिट्स, जो आम तौर पर प्लानर कनेक्टिविटी में व्यवस्थित होते हैं। हालाँकि, क्वांटम कंप्यूटिंग के कई अनुप्रयोगों में अधिक क्यूबिट्स पर हार्डवेयर द्वारा पेश किए जाने वाले प्लानर जाली की तुलना में अधिक कनेक्टिविटी की आवश्यकता होती है, जो एक एकल क्वांटम प्रोसेसिंग यूनिट (QPU) पर उपलब्ध हैं। समुदाय शास्त्रीय संचार का उपयोग करके QPUs को जोड़कर इन सीमाओं को दूर करने की उम्मीद करता है, जिसे अभी तक प्रयोगात्मक रूप से सिद्ध नहीं किया गया है। यहाँ हम त्रुटि-शमन गतिशील सर्किट और सर्किट कटिंग को प्रयोगात्मक रूप से महसूस करते हैं ताकि आवधिक कनेक्टिविटी की आवश्यकता वाले क्वांटम राज्यों को बनाया जा सके, जिसमें 142 क्यूबिट्स तक दो QPUs फैले हुए हैं, जिनमें से प्रत्येक 127 क्यूबिट्स को एक शास्त्रीय लिंक के साथ वास्तविक समय में जोड़ा गया है। एक गतिशील सर्किट में, क्वांटम गेट्स को रन-टाइम के भीतर मिड-सर्किट मापन के परिणामों द्वारा शास्त्रीय रूप से नियंत्रित किया जा सकता है, यानी, क्यूबिट्स के सुसंगत समय के एक अंश के भीतर। हमारा वास्तविक-समय शास्त्रीय लिंक हमें एक QPU पर एक क्वांटम गेट लागू करने में सक्षम बनाता है जो दूसरे QPU पर माप के परिणाम पर निर्भर करता है। इसके अलावा, त्रुटि-शमन नियंत्रण प्रवाह क्यूबिट कनेक्टिविटी और हार्डवेयर के निर्देश सेट को बढ़ाता है, जिससे हमारे क्वांटम कंप्यूटरों की बहुमुखी प्रतिभा बढ़ जाती है। हमारा काम प्रदर्शित करता है कि हम कई क्वांटम प्रोसेसर को एक त्रुटि-शमन गतिशील सर्किट के रूप में उपयोग कर सकते हैं, जो एक वास्तविक-समय शास्त्रीय लिंक द्वारा सक्षम है। मुख्य क्वांटम कंप्यूटर क्वांटम बिट्स में एन्कोड की गई जानकारी को एकात्मक संचालन के साथ संसाधित करते हैं। हालाँकि, क्वांटम कंप्यूटर शोर वाले होते हैं और अधिकांश बड़े पैमाने की वास्तुकला भौतिक क्यूबिट्स को प्लानर जाली में व्यवस्थित करती है। फिर भी, त्रुटि शमन वाले वर्तमान प्रोसेसर पहले से ही 127 क्यूबिट्स के हार्डवेयर-नेटिव आइसिंग मॉडल का अनुकरण कर सकते हैं और ऐसे पैमाने पर अवलोकन माप सकते हैं जहाँ शास्त्रीय कंप्यूटरों के साथ ब्रूट-फोर्स दृष्टिकोण संघर्ष करना शुरू कर देते हैं। क्वांटम कंप्यूटरों की उपयोगिता आगे स्केलिंग और उनकी सीमित क्यूबिट कनेक्टिविटी पर काबू पाने पर निर्भर करती है। वर्तमान शोर वाले क्वांटम प्रोसेसर को स्केल करने के लिए एक मॉड्यूलर दृष्टिकोण महत्वपूर्ण है और दोष सहनशीलता के लिए आवश्यक भौतिक क्यूबिट्स की बड़ी संख्या प्राप्त करने के लिए। फँसे हुए आयन और तटस्थ परमाणु वास्तुकला भौतिक रूप से क्यूबिट्स को ले जाकर मॉड्यूलरिटी प्राप्त कर सकते हैं। निकट अवधि में, सुपरकंडक्टिंग क्यूबिट्स में मॉड्यूलरिटी को आसन्न चिप्स को जोड़ने वाले अल्पकालिक इंटरकनेक्ट्स द्वारा प्राप्त किया जाता है। मध्यम अवधि में, माइक्रोवेव शासन में संचालित होने वाले दीर्घ-सीमा वाले गेट्स को लंबे पारंपरिक केबलों पर निष्पादित किया जा सकता है। यह कुशल त्रुटि सुधार के लिए उपयुक्त गैर-प्लानर क्यूबिट कनेक्टिविटी को सक्षम करेगा। एक दीर्घकालिक विकल्प हमारे ज्ञान के अनुसार, अब तक प्रदर्शित नहीं हुए, माइक्रोवेव से ऑप्टिकल ट्रांसडक्शन का लाभ उठाने वाले ऑप्टिकल लिंक का उपयोग करके दूरस्थ QPUs को उलझाना है। इसके अलावा, गतिशील सर्किट मिड-सर्किट माप (MCMs) करके और क्यूबिट्स के सुसंगत समय के भीतर एक गेट को शास्त्रीय रूप से नियंत्रित करके क्वांटम कंप्यूटर के संचालन के सेट को व्यापक बनाते हैं। वे एल्गोरिथम गुणवत्ता और क्यूबिट कनेक्टिविटी को बढ़ाते हैं। जैसा कि हम दिखाएंगे, गतिशील सर्किट एक वास्तविक-समय शास्त्रीय लिंक के माध्यम से QPUs को जोड़कर मॉड्यूलरिटी को भी सक्षम करते हैं। हम एक मॉड्यूलर आर्किटेक्चर में दीर्घ-सीमा वाले इंटरैक्शन को लागू करने के लिए आभासी गेट्स पर आधारित एक पूरक दृष्टिकोण अपनाते हैं। हम मनमानी स्थानों पर क्यूबिट्स को जोड़ते हैं और एक अर्ध-प्रायिकता अपघटन (QPD) के माध्यम से उलझाव के आँकड़े बनाते हैं। हम स्थानीय संचालन (LO) केवल योजना की तुलना एक शास्त्रीय संचार (LOCC) द्वारा संवर्धित योजना से करते हैं। LO योजना, एक दो-क्यूबिट सेटिंग में प्रदर्शित, केवल स्थानीय संचालन के साथ कई क्वांटम सर्किट निष्पादित करने की आवश्यकता है। इसके विपरीत, LOCC को लागू करने के लिए, हम दो-क्यूबिट गेट्स बनाने के लिए टेलीपोर्टेशन सर्किट में आभासी बेल जोड़े का उपभोग करते हैं। विरल और प्लानर कनेक्टिविटी वाले क्वांटम हार्डवेयर पर, मनमानी क्यूबिट्स के बीच एक बेल जोड़ी बनाने के लिए एक दीर्घ-सीमा नियंत्रित-NOT (CNOT) गेट की आवश्यकता होती है। इन गेटों से बचने के लिए, हम स्थानीय संचालन पर एक QPD का उपयोग करते हैं जिसके परिणामस्वरूप कटी हुई बेल जोड़ियाँ बनती हैं जिनका टेलीपोर्टेशन उपभोग करता है। LO को शास्त्रीय लिंक की आवश्यकता नहीं होती है और इसलिए इसे LOCC की तुलना में लागू करना आसान है। हालाँकि, जैसा कि LOCC को केवल एक पैरामीट्रिक टेम्पलेट सर्किट की आवश्यकता होती है, यह संकलित करने के लिए LO की तुलना में अधिक कुशल है और इसके QPD की लागत LO योजना की लागत से कम है। हमारा काम चार प्रमुख योगदान देता है। पहला, हम रेफ़ में आभासी गेट्स को महसूस करने के लिए कई कटी हुई बेल जोड़ियों को बनाने के लिए क्वांटम सर्किट और QPD प्रस्तुत करते हैं। दूसरा, हम गतिशील सर्किट में शास्त्रीय नियंत्रण हार्डवेयर की विलंबता से उत्पन्न होने वाली त्रुटियों को रोकते और कम करते हैं, जिसमें डायनामिक डिकपलिंग और शून्य-शोर एक्सट्रपलेशन का संयोजन होता है। तीसरा, हम 103-नोड ग्राफ़ राज्य पर आवधिक सीमा शर्तों को इंजीनियर करने के लिए इन विधियों का लाभ उठाते हैं। चौथा, हम दो अलग-अलग QPUs के बीच एक वास्तविक-समय शास्त्रीय कनेक्शन का प्रदर्शन करते हैं, जिससे यह प्रदर्शित होता है कि एक प्रणाली को एक शास्त्रीय लिंक के माध्यम से एक के रूप में संचालित किया जा सकता है। गतिशील सर्किट के साथ संयुक्त, यह हमें दोनों चिप्स को एक एकल क्वांटम कंप्यूटर के रूप में संचालित करने की अनुमति देता है, जिसे हम 142 क्यूबिट्स पर फैले आवधिक ग्राफ़ राज्य को इंजीनियर करके उदाहरण देते हैं। हम दीर्घ-सीमा गेट्स बनाने के लिए एक रास्ता आगे चर्चा करते हैं और अपना निष्कर्ष प्रदान करते हैं। सर्किट कटिंग हम बड़े क्वांटम सर्किट चलाते हैं जो क्यूबिट गणना या कनेक्टिविटी की सीमाओं के कारण हमारे हार्डवेयर पर सीधे निष्पादन योग्य नहीं हो सकते हैं, गेट्स को काटकर। सर्किट कटिंग एक जटिल सर्किट को उप-सर्किट में विघटित करता है जिसे व्यक्तिगत रूप से निष्पादित किया जा सकता है। हालाँकि, हमें सर्किट की बढ़ी हुई संख्या चलाने की आवश्यकता है, जिसे हम नमूना ओवरहेड कहते हैं। इन उप-सर्किट के परिणाम मूल सर्किट के परिणाम को प्राप्त करने के लिए शास्त्रीय रूप से संयोजित किए जाते हैं (विधियाँ)। चूंकि हमारे काम के मुख्य योगदानों में से एक LOCC के साथ आभासी गेट्स को लागू करना है, हम दिखाते हैं कि स्थानीय संचालन के साथ आवश्यक कटी हुई बेल जोड़ियाँ कैसे बनाई जाती हैं। यहाँ, कई कटी हुई बेल जोड़ियों को एक कटी हुई बेल जोड़ी कारखाने (चित्र 1बी, सी) कहा जाता है। एक ही समय में कई जोड़ियों को काटना एक कम नमूना ओवरहेड की आवश्यकता है। चूंकि कटी हुई बेल जोड़ी कारखाना दो अलग-अलग क्वांटम सर्किट बनाता है, हम प्रत्येक उप-सर्किट को उन क्यूबिट्स के करीब रखते हैं जिनमें दीर्घ-सीमा वाले गेट्स होते हैं। परिणामी संसाधन तब एक टेलीपोर्टेशन सर्किट में उपभोग किया जाता है। उदाहरण के लिए, चित्र 1बी में, कटी हुई बेल जोड़ियों का उपयोग क्यूबिट जोड़े (0, 1) और (2, 3) पर CNOT गेट बनाने के लिए किया जाता है (अनुभाग 'कटी हुई बेल जोड़ी कारखाने' देखें)। , एक आईबीएम क्वांटम सिस्टम टू आर्किटेक्चर का चित्रण। यहाँ, दो 127 क्यूबिट ईगल QPUs एक वास्तविक-समय शास्त्रीय लिंक से जुड़े हुए हैं। प्रत्येक QPU को उसके रैक में उसके इलेक्ट्रॉनिक्स द्वारा नियंत्रित किया जाता है। हम दोनों QPUs को एक के रूप में संचालित करने के लिए दोनों रैक को कसकर सिंक्रनाइज़ करते हैं। , LOCC का उपयोग करके क्यूबिट जोड़े (q0, q1) और (q2, q3) पर आभासी CNOT गेट लागू करने के लिए टेम्पलेट क्वांटम सर्किट, कटी हुई बेल जोड़ियों का उपभोग करके टेलीपोर्टेशन सर्किट में। बैंगनी दोहरी रेखाएँ वास्तविक-समय शास्त्रीय लिंक से मेल खाती हैं। , दो एक साथ कटी हुई बेल जोड़ियों के लिए कटी हुई बेल जोड़ी कारखाने C2(θi)। QPD में कुल 27 अलग-अलग पैरामीटर सेट θi हैं। यहाँ, । क ख ग आवधिक सीमा शर्तें हम ibm_kyiv, एक ईगल प्रोसेसर पर आवधिक सीमा शर्तों के साथ एक ग्राफ़ स्थिति |G⟩ का निर्माण करते हैं, जो इसकी भौतिक कनेक्टिविटी द्वारा लगाई गई सीमाओं से परे है (अनुभाग 'ग्राफ़ स्थितियाँ' देखें)। यहाँ, G में ∣V∣ = 103 नोड हैं और ईगल प्रोसेसर के शीर्ष और नीचे क्यूबिट्स के बीच चार दीर्घ-सीमा किनारों Elr = {(1, 95), (2, 98), (6, 102), (7, 97)} की आवश्यकता होती है (चित्र 2a)। हम नोड स्टेबलाइजर्स Si को प्रत्येक नोड i ∈ V पर मापते हैं और प्रत्येक किनारे (i, j) ∈ E पर उत्पाद SiSj से बने किनारे स्टेबलाइजर्स को मापते हैं। इन स्टेबलाइजर्स से, हम एक उलझाव गवाह बनाते हैं, , जो किनारे (i, j) ∈ E पर द्विपक्षीय उलझाव होने पर ऋणात्मक होता है (अनुभाग 'उलझाव गवाह' देखें)। हम द्विपक्षीय उलझाव पर ध्यान केंद्रित करते हैं क्योंकि यही वह संसाधन है जिसे हम आभासी गेट्स के साथ फिर से बनाना चाहते हैं। दो से अधिक पार्टियों के बीच उलझाव के गवाहों को मापने से केवल गैर-आभासी गेट्स और मापों की गुणवत्ता मापी जाएगी, जिससे आभासी गेट्स का प्रभाव कम स्पष्ट होगा। , भारी-षट्कोणीय ग्राफ़ को किनारों (1, 95), (2, 98), (6, 102) और (7, 97) द्वारा एक ट्यूबलर रूप में स्वयं पर मोड़ा जाता है, जो नीले रंग में हाइलाइट किए गए हैं। हम इन किनारों को काटते हैं। , नोड स्टेबलाइजर्स Sj (ऊपर) और गवाह , (नीचे), नोड्स और किनारों के लिए 1 मानक विचलन के साथ दीर्घ-सीमा किनारों के करीब। ऊर्ध्वाधर धराशायी रेखाएँ स्टेबलाइजर्स और गवाहों को कटी हुई किनारों से उनकी दूरी से समूहित करती हैं। , स्टेबलाइज़र त्रुटियों का संचयी वितरण फ़ंक्शन। तारे नोड स्टेबलाइजर्स Sj को इंगित करते हैं जिनमें एक दीर्घ-सीमा वाले गेट द्वारा कार्यान्वित किनारा होता है। छोड़े गए किनारे बेंचमार्क (डैश-डॉटेड लाल रेखा) में, दीर्घ-सीमा वाले गेट लागू नहीं किए जाते हैं और स्टार-संकेतित स्टेबलाइजर्स में इस प्रकार इकाई त्रुटि होती है। ग्रे क्षेत्र नोड स्टेबलाइजर्स के अनुरूप प्रायिकता द्रव्यमान है जो कट से प्रभावित होते हैं। – , दो-आयामी लेआउट में, हरे नोड नोड्स 95, 98, 102 और 97 को दोहराते हैं ताकि कटे हुए किनारों को दिखाया जा सके। ई में नीले नोड कटी हुई बेल जोड़ियों को बनाने के लिए क्यूबिट संसाधन हैं। नोड i का रंग मापा गया स्टेबलाइज़र |Si − 1| की निरपेक्ष त्रुटि है, जैसा कि रंग बार द्वारा इंगित किया गया है। एक किनारा काला होता है यदि 99% आत्मविश्वास स्तर पर उलझाव आँकड़े पाए जाते हैं और वायलेट यदि नहीं। डी में, दीर्घ-सीमा वाले गेट्स SWAP गेट्स के साथ लागू किए जाते हैं। ई में, वही गेट्स LOCC के साथ लागू किए जाते हैं। एफ में, वे बिल्कुल भी लागू नहीं होते हैं। क ख ग घ च हम तीन अलग-अलग तरीकों का उपयोग करके |G⟩ तैयार करते हैं। हार्डवेयर-नेटिव किनारों को हमेशा CNOT गेट्स के साथ लागू किया जाता है लेकिन आवधिक सीमा शर्तों को (1) SWAP गेट्स, (2) LOCC और (3) LO का उपयोग करके पूरे जाली में क्यूबिट्स को जोड़ने के लिए लागू किया जाता है। LOCC और LO के बीच मुख्य अंतर एक फीड-फॉरवर्ड ऑपरेशन है जिसमें 2n माप परिणामों पर निर्भर एकल-क्यूबिट गेट्स होते हैं, जहाँ n कट की संख्या है। 22n मामलों में से प्रत्येक एक अद्वितीय संयोजन X और/या Z गेट्स को उपयुक्त क्यूबिट्स पर ट्रिगर करता है। माप परिणामों का अधिग्रहण, संबंधित मामले का निर्धारण और उसके आधार पर कार्य करना नियंत्रण हार्डवेयर द्वारा वास्तविक समय में किया जाता है, जो एक निश्चित अतिरिक्त विलंबता की कीमत पर होता है। हम शून्य-शोर एक्सट्रपलेशन और स्टैगर्ड डायनामिक डिकपलिंग (अनुभाग 'त्रुटि-शमन क्वांटम सर्किट स्विच निर्देश' देखें) के साथ इस विलंबता से उत्पन्न होने वाली त्रुटियों को कम करते हैं और दबाते हैं। हम |G⟩ के SWAP, LOCC और LO कार्यान्वयन को G′ = (V, E′) पर एक हार्डवेयर-नेटिव ग्राफ़ स्थिति के साथ बेंचमार्क करते हैं, जो दीर्घ-सीमा वाले गेट्स को हटाकर प्राप्त किया जाता है, अर्थात, E′ = EE । सर्किट |G′⟩ तैयार करने के लिए इस प्रकार केवल 112 CNOT गेट्स की आवश्यकता होती है जो ईगल प्रोसेसर की भारी-षट्कोणीय टोपोलॉजी का पालन करते हुए तीन परतों में व्यवस्थित होते हैं। यह सर्किट |G⟩ के नोड और किनारे स्टेबलाइजर्स को एक कटे हुए गेट पर नोड्स के लिए मापता है तो बड़ी त्रुटियों की रिपोर्ट करेगा क्योंकि इसे |G′⟩ लागू करने के लिए डिज़ाइन किया गया है। हम इस हार्डवेयर-नेटिव बेंचमार्क को छोड़े गए किनारे बेंचमार्क कहते हैं। स्वैप-आधारित सर्किट को दीर्घ-सीमा वाले किनारों Elr बनाने के लिए अतिरिक्त 262 CNOT गेट्स की आवश्यकता होती है, जो मापे गए स्टेबलाइजर्स के मान को काफी कम कर देता है (चित्र 2बी-घ)। इसके विपरीत, Elr में किनारों के LOCC और LO कार्यान्वयन को SWAP गेट्स की आवश्यकता नहीं होती है। कटे हुए गेट में शामिल नहीं किए गए नोड्स के लिए उनके नोड और किनारे स्टेबलाइजर्स की त्रुटियां छोड़े गए किनारे बेंचमार्क (चित्र 2बी, सी) का बारीकी से पालन करती हैं। इसके विपरीत, आभासी गेट को शामिल करने वाले स्टेबलाइजर्स में छोड़े गए किनारे बेंचमार्क और स्वैप कार्यान्वयन (चित्र 2सी, स्टार मार्कर) की तुलना में कम त्रुटि होती है। एक समग्र गुणवत्ता मीट्रिक के रूप में, हम पहले नोड स्टेबलाइजर्स पर पूर्ण त्रुटियों का योग रिपोर्ट करते हैं, अर्थात, ∑i∈V∣Si − 1∣ (विस्तारित डेटा तालिका 1)। बड़े SWAP ओवरहेड 44.3 पूर्ण निरपेक्ष त्रुटि के लिए जिम्मेदार है। छोड़े गए किनारे बेंचमार्क पर 13.1 त्रुटि चार कटों पर आठ नोड्स (चित्र 2सी, स्टार मार्कर) द्वारा हावी है। इसके विपरीत, LO और LOCC त्रुटियों को MCMs से प्रभावित किया जाता है। हम LOCC की LO पर 1.9 अतिरिक्त त्रुटि को टेलीपोर्टेशन सर्किट और कटी हुई बेल जोड़ियों में देरी और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। SWAP-आधारित परिणामों में, 99% आत्मविश्वास स्तर पर 116 किनारों में से 35 पर उलझाव का पता नहीं चलता है (चित्र 2बी, घ)। LO और LOCC कार्यान्वयन के लिए, G में सभी किनारों पर द्विपक्षीय उलझाव के आँकड़ों का गवाह है, 99% आत्मविश्वास स्तर पर (चित्र 2ई)। ये मेट्रिक्स दिखाते हैं कि आभासी दीर्घ-सीमा वाले गेट्स स्वैप में उनके अपघटन की तुलना में छोटे त्रुटियों वाले स्टेबलाइजर्स का उत्पादन करते हैं। इसके अलावा, वे उलझाव के आँकड़ों को सत्यापित करने के लिए पर्याप्त रूप से कम विचरण बनाए रखते हैं। lr दो QPU को एक के रूप में संचालित करना हम अब दो ईगल QPUs को 127 क्यूबिट्स प्रत्येक को एक वास्तविक-समय शास्त्रीय कनेक्शन के माध्यम से एक एकल QPU में जोड़ते हैं। उपकरणों को एक एकल, बड़े प्रोसेसर के रूप में संचालित करने में मर्ज किए गए QPU पर समवर्ती रूप से चलने वाले यूनिटरी गेट्स और मापों के अलावा, क्वांटम सर्किट निष्पादित करना शामिल है। यह भौतिक रूप से अलग-अलग उपकरणों के बीच एक तंग सिंक्रनाइज़ेशन और तेज शास्त्रीय संचार का उपयोग करके सक्षम किया गया है, जो पूरे सिस्टम में माप परिणामों को इकट्ठा करने और नियंत्रण प्रवाह निर्धारित करने के लिए आवश्यक है। हम दो ईगल QPUs से बने 134 क्यूबिट्स पर एक ग्राफ़ स्थिति को इंजीनियर करके इस वास्तविक-समय शास्त्रीय कनेक्शन का परीक्षण करते हैं, जो भारी-षट्कोणीय रिंगों से बने होते हैं जो दोनों QPUs से गुजरते हैं (चित्र 3)। इन रिंगों को दो-स्तरीय प्रणालियों और रीडआउट मुद्दों से ग्रस्त क्यूबिट्स को छोड़कर चुना गया था ताकि एक उच्च-गुणवत्ता वाली ग्राफ़ स्थिति सुनिश्चित की जा सके। यह ग्राफ़ तीन आयामों में एक रिंग बनाता है और चार दीर्घ-सीमा वाले गेट्स की आवश्यकता होती है जिन्हें हम LO और LOCC के साथ लागू करते हैं। पहले की तरह, LOCC प्रोटोकॉल के लिए कटी हुई गेट प्रति दो अतिरिक्त क्यूबिट्स की आवश्यकता होती है। पिछले अनुभाग की तरह, हम उस ग्राफ़ के लिए अपने परिणामों का बेंचमार्क करते हैं जो दोनों QPUs को पार करने वाले किनारों को लागू नहीं करता है। चूंकि दोनों उपकरणों के बीच कोई क्वांटम लिंक नहीं है, इसलिए SWAP गेट्स के साथ एक बेंचमार्क असंभव है। जब हम LO और LOCC के साथ 99% आत्मविश्वास स्तर पर ग्राफ़ लागू करते हैं तो सभी किनारों द्विपक्षीय उलझाव के आँकड़े प्रदर्शित करते हैं। इसके अलावा, LO और LOCC स्टेबलाइजर्स में छोड़े गए किनारे बेंचमार्क के लिए समान गुणवत्ता होती है, उन नोड्स के लिए जो दीर्घ-सीमा वाले गेट से प्रभावित नहीं होते हैं (चित्र 3सी)। दीर्घ-सीमा वाले गेट्स से प्रभावित स्टेबलाइजर्स में छोड़े गए किनारे बेंचमार्क की तुलना में त्रुटि में बड़ी कमी आई है। नोड स्टेबलाइजर्स पर पूर्ण त्रुटियों का योग ∑i∈V∣Si − 1∣, क्रमशः छोड़े गए किनारे बेंचमार्क, LOCC और LO के लिए 21.0, 19.2 और 12.6 है। पहले की तरह, हम LOCC की LO पर 6.6 अतिरिक्त त्रुटियों को टेलीपोर्टेशन सर्किट और कटी हुई बेल जोड़ियों में देरी और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। LOCC परिणाम एक गतिशील क्वांटम सर्किट का प्रदर्शन करते हैं जिसमें दो उप-सर्किट एक वास्तविक-समय शास्त्रीय लिंक द्वारा जुड़े होते हैं जिन्हें दो अन्यथा अलग-अलग QPUs पर निष्पादित किया जा सकता है। LO परिणाम एक एकल डिवाइस पर 127 क्यूबिट्स के साथ प्राप्त किए जा सकते हैं, जो उप-सर्किट को क्रमशः चलाया जा सकता है, जिससे रन-टाइम का एक अतिरिक्त कारक होता है। , तीन आयामों में दिखाए गए आवधिक सीमाओं के साथ ग्राफ़ स्थिति। नीले किनारे कटे हुए किनारे हैं। , 254 क्यूबिट्स के साथ एक एकल डिवाइस के रूप में संचालित दो ईगल QPUs का युग्मन मानचित्र। बैंगनी नोड ए में ग्राफ़ स्थिति बनाने वाले क्यूबिट्स हैं और नीले नोड कटी हुई बेल जोड़ियों के लिए उपयोग किए जाते हैं। , , निरपेक्ष त्रुटि स्टेबलाइजर्स (ग) और किनारे गवाह (घ) LOCC (ठोस हरा) और LO (ठोस नारंगी) के साथ लागू की गई और छोड़े गए किनारे बेंचमार्क ग्राफ़ (बिंदीदार लाल) पर एक में ग्राफ़ स्थिति के लिए। सी और डी में, तारे स्टेबलाइजर्स और किनारे गवाहों को दिखाते हैं जो कट से प्रभावित होते हैं। सी और डी में, ग्रे क्षेत्र क्रमशः नोड स्टेबलाइजर्स और किनारे गवाहों के अनुरूप प्रायिकता द्रव्यमान है, जो कट से प्रभावित होता है। सी और डी में, हम देखते हैं कि LO कार्यान्वयन छोड़े गए किनारे बेंचमार्क से बेहतर प्रदर्शन करता है, जिसे हम बेहतर डिवाइस स्थितियों के लिए जिम्मेदार ठहराते हैं क्योंकि यह डेटा बेंचमार्क और LOCC डेटा से एक अलग दिन लिया गया था। क ख ग घ चर्चा और निष्कर्ष हम LO और LOCC के साथ दीर्घ-सीमा वाले गेट्स को लागू करते हैं। इन गेट्स के साथ, हम 103-नोड प्लानर जाली पर आवधिक सीमा शर्तों को इंजीनियर करते हैं और एक एकल चिप की क्षमताओं से परे 134 क्यूबिट्स पर एक ग्राफ़ स्थिति बनाने के लिए दो ईगल प्रोसेसर को वास्तविक समय में जोड़ते हैं। यहाँ, हमने गतिशील सर्किट के स्केलेबल गुणों को उजागर करने के लिए एक आवेदन के रूप में ग्राफ़ राज्यों को लागू करना चुना। हमारी कटी हुई बेल जोड़ी कारखाने रेफ़ में प्रस्तुत LOCC योजना को सक्षम करते हैं। LO और LOCC दोनों प्रोटोकॉल उच्च-गुणवत्ता वाले परिणाम देते हैं जो एक हार्डवेयर-नेटिव बेंचमार्क से बारीकी से मेल खाते हैं। सर्किट कटिंग मापे गए अवलोकनों के विचरण को बढ़ाता है। हम दोनों LO और LOCC योजनाओं में विचरण को नियंत्रण में रख सकते हैं जैसा कि गवाहों पर सांख्यिकीय परीक्षणों द्वारा इंगित किया गया है। मापे गए विचरण पर एक गहन चर्चा पूरक सूचना में पाई जाती है। QPD से विचरण वृद्धि के कारण अनुसंधान अब नमूना ओवरहेड को कम करने पर केंद्रित है। हाल ही में यह दिखाया गया है कि समानांतर में कई दो-क्यूबिट गेट्स काटने से LOCC के समान नमूना ओवरहेड के साथ इष्टतम LO QPDs होते हैं, लेकिन एक अतिरिक्त एन्सिला क्यूबिट और संभवतः रीसेट की आवश्यकता होती है। LOCC में, QPD केवल बेल जोड़ियों को काटने के लिए आवश्यक है। इस महंगे QPD को हटाया जा सकता है, यानी, कोई शॉट ओवरहेड नहीं, कई चिप्स में उलझाव वितरित करके। निकट से मध्यम अवधि में, यह पारंपरिक केबलों पर माइक्रोवेव शासन में गेट्स चलाकर किया जा सकता है, या, लंबी अवधि में, ऑप्टिकल-टू-माइक्रोवेव ट्रांसडक्शन के साथ। उलझाव वितरण आम तौर पर शोर वाला होता है और अधिकतम गैर-अधिकतम उलझाव वाली अवस्थाओं में परिणत हो सकता है। हालाँकि, गेट टेलीपोर्टेशन के लिए एक अधिकतम उलझाव संसाधन की आवश्यकता होती है। फिर भी, गैर-अधिकतम उलझाव वाली अवस्थाएँ QPD की नमूना लागत को कम कर सकती हैं और गैर-अधिकतम उलझाव वाली अवस्थाओं की कई प्रतियाँ टेलीपोर्टेशन के लिए एक शुद्ध अवस्था में आसवित की जा सकती हैं, या तो क्वांटम सर्किट के निष्पादन के दौरान या संभवतः लगातार शॉट्स के बीच की देरी के दौरान, जो रीसेट के लिए 250 μs जितनी बड़ी हो सकती है। इन सेटिंग्स के साथ संयुक्त, हमारे त्रुटि-शमन और दमित गतिशील सर्किट सर्किट कटिंग के नमूना ओवरहेड के बिना एक मॉड्यूलर क्वांटम कंप्यूटिंग आर्किटेक्चर को सक्षम करेंगे। एक अनुप्रयोग सेटिंग में, सर्किट कटिंग हैमिल्टनियन सिमुलेशन को लाभ पहुंचा सकता है। यहाँ, सर्किट कटिंग की लागत कटी हुई बॉन्ड की ताकत गुणा विकास समय के लिए घातीय है। यह लागत इस प्रकार कमजोर बॉन्ड और/या छोटी विकास समय के लिए उचित हो सकती है। इसके अलावा, रेफ़ में प्रस्तुत LO योजना के लिए एक हैडमार्ड परीक्षण में एन्सिला क्यूबिट्स की आवश्यकता होती है, जिसके लिए एक डायनामिक सर्किट के माध्यम से रीसेट की आवश्यकता होगी यदि एक ही बॉन्ड को एक ट्रॉटराइज़्ड समय विकास में कई बार काटा जाता है। सर्किट कटिंग को तारों और गेट्स दोनों पर लागू किया जा सकता है। परिणामी क्वांटम सर्किट की एक समान संरचना होती है जो हमारे दृष्टिकोण को दोनों मामलों पर लागू होने योग्य बनाती है। हमारा वास्तविक-समय शास्त्रीय लिंक दीर्घ-सीमा वाले गेट्स को लागू करता है और शास्त्रीय रूप से अलग-अलग क्वांटम प्रोसेसर को जोड़ता है। हमारे द्वारा प्रस्तुत कटी हुई बेल जोड़ियों का हमारे काम से परे मूल्य है। उदाहरण के लिए, ये जोड़ियाँ माप-आधारित क्वांटम कंप्यूटिंग में सर्किट काटने के लिए सीधे उपयोग की जा सकती हैं, जो गतिशील सर्किट पर निर्भर करती है। इसे LO के साथ भी पूरा किया जा सकता है; परिणाम गतिशील सर्किट के साथ हमारे समान एक निष्पादन सेटिंग होगी। इसके अलावा, स्टैगर्ड डायनामिक डिकपलिंग का शून्य-शोर एक्सट्रपलेशन के साथ संयोजन फीड-फॉरवर्ड संचालन की लंबी देरी को कम करता है, जो गतिशील सर्किट के उच्च-गुणवत्ता वाले कार्यान्वयन को सक्षम करता है। हमारा काम शोर स्रोतों, जैसे विलंबता के दौरान होने वाले ZZ क्रॉस-टॉक, पर प्रकाश डालता है, जिन पर वितरित सुपरकंडक्टिंग क्वांटम कंप्यूटर के लिए एक ट्रांसपाइलर को विचार करना चाहिए। संक्षेप में, हम प्रदर्शित करते हैं कि हम वास्तविक-समय शास्त्रीय लिंक द्वारा सक्षम त्रुटि-शमन गतिशील सर्किट के साथ कई क्वांटम प्रोसेसर को एक के रूप में उपयोग कर सकते हैं। विधियाँ सर्किट कटिंग एक क्वांटम सर्किट में गेट्स घनत्व मैट्रिक्स ρ पर कार्य करने वाले क्वांटम चैनल हैं। एक एकल क्वांटम चैनल को I क्वांटम चैनलों पर एक योग के रूप में व्यक्त करके काटा जाता है, जिसके परिणामस्वरूप QPD होता है चैनल LO या LOCC (चित्र 1) से निर्मित की तुलना में लागू करने में आसान हैं। चूंकि कुछ गुणांक ai ऋणात्मक हैं, हम प्रायिकता वितरण के साथ प्रायिकता Pi पर एक वैध प्रायिकता वितरण को पुनर्प्राप्त करने के लिए γ = ∑i∣ai∣ और Pi = ∣ai∣/γ का परिचय देते हैं। यहाँ, γ को QPD के विचलन की मात्रा के रूप में देखा जा सकता है और इसलिए QPD को लागू करने की एक लागत है। QPD के बिना एक अवलोकन का अनुमान लगाया जाता है। हालाँकि, इस QPD का उपयोग करते समय, हम O के एक अनबायस्ड मोंटे कार्लो अनुमानक का निर्माण करते हैं QPD अनुमानक ⟨O⟩QPD का विचरण गैर-कटे अनुमानक ⟨O⟩ के विचरण से γ2 का एक कारक बड़ा है। जब n > 1 समान चैनलों को काटा जाता है, तो हम प्रत्येक व्यक्तिगत चैनल के लिए QPDs के उत्पाद का निर्माण करके एक अनुमानक बना सकते हैं, जिसके परिणामस्वरूप γ2n पुनर्संरेखण कारक होता है। विचरण में यह घातीय वृद्धि मापे गए शॉट्स की संख्या में वृद्धि से प्रतिसंतुलित होती है। इसलिए, γ2n को नमूना ओवरहेड कहा जाता है और यह इंगित करता है कि सर्किट कटिंग का संयम से उपयोग किया जाना चाहिए। LO और LOCC क्वांटम चैनलों और उनके गुणांक ai का विवरण क्रमशः अनुभाग 'LO के साथ लागू आभासी गेट्स' और 'LOCC के साथ लागू आभासी गेट्स' में प्रदान किया गया है। LO के साथ लागू आभासी गेट्स यहाँ, हम LO के साथ आभासी CZ गेट्स को लागू करने के तरीके पर चर्चा करते हैं। हम रेफ़ का अनुसरण करते हैं और इसलिए, प्रत्येक कटी हुई CZ गेट को स्थानीय संचालन और 6 विभिन्न सर्किटों के योग में विघटित करते हैं जिन्हें द्वारा परिभाषित किया गया है जहाँ आभासी Z घुमाव हैं। CZ के सामने 2 का कारक पठनीयता के लिए है। प्रत्येक छह संभावित सर्किटों को 1/6 प्रायिकता (विस्तारित डेटा चित्र 1) द्वारा भारित किया जाता है। (I + Z)/2 और (I - Z)/2 संचालन क्रमशः |0⟩ ⟨0| और |1⟩ ⟨1| के प्रोजेक्टर से मेल खाते हैं। वे MCMs और शास्त्रीय पोस्ट-प्रोसेसिंग द्वारा लागू किए जाते हैं। अधिक विशेष रूप से, जब LO QPD के साथ एक अवलोकन ⟨O⟩ = ∑iai⟨O⟩i के अपेक्षित मान की गणना करते हैं, तो हम MCM के परिणाम 0 और 1 होने पर क्रमशः 1 और -1 से अपेक्षित मान ⟨O⟩i को गुणा करते हैं। मुख्य पाठ में ग्राफ़ राज्यों को LO के साथ लागू करने वाले प्रयोगों में, हम Rz गेट्स और MCMs से निर्मित छह सर्किटों के साथ CZ गेट को लागू करते हैं। LO के साथ चार CZ गेट्स को काटना इस प्रकार I = 6 = 1,296 सर्किट की आवश्यकता है। हालाँकि, चूँकि ग्राफ़ राज्यों के नोड और किनारे स्टेबलाइजर्स अधिकतम प्रकाश शंकु के भीतर होते हैं, जो एक आभासी गेट का होता है, हम इसके बजाय दो QPDs को समानांतर में लागू करते हैं, जिसके लिए प्रति अपेक्षित मान I = 6 = 36 LO सर्किट की आवश्यकता होती है। सामान्य तौर पर, एक QPD से नमूना लेने से , जहाँ I QPD में सर्किट की संख्या है और ai QPD गुणांक हैं। हालाँकि, चूंकि हमारे प्रयोगों में LO QPDs में केवल 36 सर्किट होते हैं, हम 36 सर्किटों को निष्पादित करके QPDs को पूरी तरह से सूचीबद्ध करते हैं। पूर्ण गणना की नमूना लागत है । इसके अलावा, चूंकि ∀ i = 0, ..., I-1, नमूनाकरण QPD से और इसे पूरी तरह से सूचीबद्ध करना दोनों में समान शॉट ओवरहेड होता है। 4 2 समीकरण (3) में अपघटन γ2 = 9 के साथ एकल गेट के लिए नमूना ओवरहेड के संबंध में इष्टतम है। हाल ही में, रेफ़ ने एक नई प्रोटोकॉल की खोज की है जो समानांतर में कई दो-क्यूबिट गेट्स को काटते समय LOCC के समान γ ओवरहेड प्राप्त करती है। रेफ़ में प्रमाण एक अपघटन के अस्तित्व को प्रदर्शित करते हुए सैद्धांतिक हैं। LOCC के साथ लागू आभासी गेट्स अब हम गतिशील सर्किट के कार्यान्वयन पर चर्चा करते हैं जो LOCC के साथ आभासी गेट्स को सक्षम करते हैं। हम पहले डायनामिक डिकपलिंग (DD) और शून्य-शोर एक्सट्रपलेशन (ZNE) के साथ गतिशील सर्किट के त्रुटि दमन और शमन को प्रस्तुत करते हैं। दूसरा, हम कटी हुई बेल
