लेखक: अलमुडेना कैरेरा वाज़क्वेज़ कैरोलिन टोर्नो डिएगो रिस्टे स्टीफन वोर्नर मैका तकित डैनियल जे. एगर सार क्वांटम कंप्यूटर क्वांटम यांत्रिकी के नियमों के साथ सूचनाओं को संसाधित करते हैं। वर्तमान क्वांटम हार्डवेयर शोरगुल वाला है, जानकारी को थोड़े समय के लिए ही संग्रहीत कर सकता है और कुछ क्वांटम बिट्स, यानी क्यूबिट्स तक सीमित है, जो आम तौर पर एक समतल कनेक्टिविटी में व्यवस्थित होते हैं। हालांकि, क्वांटम कंप्यूटिंग के कई अनुप्रयोगों में एक क्वांटम प्रसंस्करण इकाई (QPU) पर उपलब्ध क्यूबिट्स की तुलना में अधिक कनेक्टिविटी की आवश्यकता होती है। समुदाय शास्त्रीय संचार का उपयोग करके QPUs को जोड़कर इन सीमाओं को दूर करने की उम्मीद करता है, जिसे अभी तक प्रयोगात्मक रूप से साबित नहीं किया गया है। यहां हम त्रुटि-शमनशील गतिशील सर्किट और सर्किट कटिंग को प्रयोगात्मक रूप से महसूस करते हैं ताकि 142 क्यूबिट्स तक का उपयोग करके आवधिक कनेक्टिविटी की आवश्यकता वाले क्वांटम राज्यों को बनाया जा सके, जो दो QPUs तक फैले हुए हैं, जिनमें प्रत्येक में 127 क्यूबिट्स हैं जो वास्तविक समय में शास्त्रीय लिंक से जुड़े हुए हैं। एक गतिशील सर्किट में, क्वांटम गेट्स को मिड-सर्किट मापन के परिणामों द्वारा रन-टाइम के भीतर, यानी क्यूबिट्स के सामंजस्य समय के एक अंश के भीतर, शास्त्रीय रूप से नियंत्रित किया जा सकता है। हमारा वास्तविक-समय शास्त्रीय लिंक हमें दूसरे QPU पर माप के परिणाम के आधार पर एक QPU पर क्वांटम गेट लागू करने में सक्षम बनाता है। इसके अलावा, त्रुटि-शमनशील नियंत्रण प्रवाह क्यूबिट कनेक्टिविटी और हार्डवेयर के निर्देश सेट को बढ़ाता है, जिससे हमारे क्वांटम कंप्यूटरों की बहुमुखी प्रतिभा बढ़ जाती है। हमारा काम प्रदर्शित करता है कि हम वास्तविक-समय शास्त्रीय लिंक द्वारा सक्षम त्रुटि-शमनशील गतिशील सर्किट के साथ कई क्वांटम प्रोसेसर को एक के रूप में उपयोग कर सकते हैं। मुख्य क्वांटम कंप्यूटर यूनिटरी ऑपरेशंस के साथ क्वांटम बिट्स में एन्कोड की गई जानकारी को संसाधित करते हैं। हालांकि, क्वांटम कंप्यूटर शोरगुल वाले होते हैं और अधिकांश बड़े पैमाने की वास्तुकला भौतिक क्यूबिट्स को एक समतल जाली में व्यवस्थित करती है। फिर भी, त्रुटि शमन के साथ वर्तमान प्रोसेसर 127 क्यूबिट्स के आइसिंग मॉडल का अनुकरण कर सकते हैं और अवलोकनों को उस पैमाने पर माप सकते हैं जहां शास्त्रीय कंप्यूटर के साथ ब्रूट-फोर्स दृष्टिकोण संघर्ष करना शुरू कर देते हैं। क्वांटम कंप्यूटरों की उपयोगिता आगे स्केलिंग और उनकी सीमित क्यूबिट कनेक्टिविटी पर काबू पाने पर निर्भर करती है। वर्तमान शोरगुल वाले क्वांटम प्रोसेसर को स्केल करने और दोष सहिष्णुता के लिए आवश्यक भौतिक क्यूबिट्स की बड़ी संख्या प्राप्त करने के लिए एक मॉड्यूलर दृष्टिकोण महत्वपूर्ण है। फंसाए गए आयन और तटस्थ परमाणु आर्किटेक्चर भौतिक रूप से क्यूबिट्स का परिवहन करके मॉड्यूलरिटी प्राप्त कर सकते हैं। निकट अवधि में, सुपरकंडक्टिंग क्यूबिट्स में मॉड्यूलरिटी को आसन्न चिप्स को जोड़ने वाले लघु-श्रेणी इंटरकनेक्ट्स द्वारा प्राप्त किया जाता है। मध्यम अवधि में, माइक्रोवेव शासन में संचालित लंबी दूरी के गेट्स को लंबी पारंपरिक केबलों पर किया जा सकता है। यह कुशल त्रुटि सुधार के लिए उपयुक्त गैर-समतल क्यूबिट कनेक्टिविटी को सक्षम करेगा। एक दीर्घकालिक विकल्प माइक्रोवेव से ऑप्टिकल ट्रांसडक्शन का लाभ उठाते हुए एक ऑप्टिकल लिंक के साथ दूरस्थ QPUs को उलझाना है, जिसे हमारी जानकारी के अनुसार अभी तक प्रदर्शित नहीं किया गया है। इसके अलावा, गतिशील सर्किट मिड-सर्किट मापन (MCMs) करके और क्यूबिट्स के सामंजस्य समय के भीतर एक गेट को शास्त्रीय रूप से नियंत्रित करके एक क्वांटम कंप्यूटर के संचालन के सेट का विस्तार करते हैं। वे एल्गोरिथम गुणवत्ता और क्यूबिट कनेक्टिविटी को बढ़ाते हैं। जैसा कि हम दिखाएंगे, गतिशील सर्किट एक शास्त्रीय लिंक के माध्यम से वास्तविक समय में QPUs को जोड़कर मॉड्यूलरिटी को भी सक्षम करते हैं। हम एक मॉड्यूलर आर्किटेक्चर में लंबी दूरी की बातचीत को लागू करने के लिए वर्चुअल गेट्स पर आधारित एक पूरक दृष्टिकोण अपनाते हैं। हम मनमानी स्थानों पर क्यूबिट्स को जोड़ते हैं और एक छद्म-संभाव्यता अपघटन (QPD) के माध्यम से उलझाव के आंकड़ों को बनाते हैं। हम केवल स्थानीय संचालन (LO) योजना की तुलना शास्त्रीय संचार (LOCC) द्वारा संवर्धित योजना से करते हैं। LO योजना, एक दो-क्यूबिट सेटिंग में प्रदर्शित, केवल स्थानीय संचालन के साथ कई क्वांटम सर्किट निष्पादित करने की आवश्यकता होती है। इसके विपरीत, LOCC लागू करने के लिए, हम दो-क्यूबिट गेट्स बनाने के लिए एक टेलीपोर्टेशन सर्किट में वर्चुअल बेल जोड़े का उपभोग करते हैं। विरल और समतल कनेक्टिविटी वाले क्वांटम हार्डवेयर पर, मनमानी क्यूबिट्स के बीच एक बेल जोड़ी बनाने के लिए एक लंबी दूरी के नियंत्रित-NOT (CNOT) गेट की आवश्यकता होती है। इन गेट्स से बचने के लिए, हम स्थानीय संचालन पर एक QPD का उपयोग करते हैं, जिसके परिणामस्वरूप कटे हुए बेल जोड़े होते हैं जिनका टेलीपोर्टेशन उपभोग करता है। LO को शास्त्रीय लिंक की आवश्यकता नहीं होती है और इसलिए यह LOCC की तुलना में लागू करना सरल है। हालांकि, चूंकि LOCC को केवल एक पैरामीट्रिज्ड टेम्प्लेट सर्किट की आवश्यकता होती है, यह संकलित करने के लिए LO की तुलना में अधिक कुशल है और इसके QPD की लागत LO योजना की लागत से कम है। हमारा काम चार प्रमुख योगदान करता है। पहला, हम रेफ. में वर्चुअल गेट्स को महसूस करने के लिए कई कटे हुए बेल जोड़े बनाने के लिए क्वांटम सर्किट और QPD प्रस्तुत करते हैं। दूसरा, हम गतिशील सर्किट में शास्त्रीय नियंत्रण हार्डवेयर की विलंबता से उत्पन्न होने वाली त्रुटियों को दबाते और कम करते हैं, जिसमें डायनेमिकल डिकॉन्गेस्टशन और जीरो-नॉइज़ एक्सट्रापोलेशन का संयोजन शामिल है। तीसरा, हम 103-नोड ग्राफ स्थिति पर आवधिक सीमा की स्थिति को इंजीनियर करने के लिए इन विधियों का लाभ उठाते हैं। चौथा, हम दो अलग-अलग QPUs के बीच एक वास्तविक-समय शास्त्रीय कनेक्शन प्रदर्शित करते हैं, जिससे यह प्रदर्शित होता है कि वितरित QPUs की एक प्रणाली को एक शास्त्रीय लिंक के माध्यम से एक के रूप में संचालित किया जा सकता है। गतिशील सर्किट के साथ संयुक्त, यह हमें दोनों चिप्स को एक क्वांटम कंप्यूटर के रूप में संचालित करने में सक्षम बनाता है, जिसे हम 142 क्यूबिट्स पर फैले दो उपकरणों पर एक आवधिक ग्राफ स्थिति को इंजीनियर करके उदाहरण देते हैं। हम लंबी दूरी के गेट्स बनाने के लिए एक पथ पर चर्चा करते हैं और अपना निष्कर्ष प्रदान करते हैं। सर्किट कटिंग हम बड़े क्वांटम सर्किट चलाते हैं जो क्यूबिट गणना या कनेक्टिविटी की सीमाओं के कारण हमारे हार्डवेयर पर सीधे निष्पादन योग्य नहीं हो सकते हैं, गेट्स को काटकर। सर्किट कटिंग एक जटिल सर्किट को उप-सर्किट में विघटित करती है जिन्हें व्यक्तिगत रूप से निष्पादित किया जा सकता है। हालांकि, हमें अधिक संख्या में सर्किट चलाने होंगे, जिन्हें हम सैंपलिंग ओवरहेड कहते हैं। इन उप-सर्किट से परिणाम फिर मूल सर्किट के परिणाम [cite: Methods] को प्राप्त करने के लिए शास्त्रीय रूप से पुन: संयोजित किए जाते हैं। चूंकि हमारे काम के मुख्य योगदानों में से एक LOCC के साथ वर्चुअल गेट्स को लागू करना है, हम दिखाते हैं कि स्थानीय संचालन के साथ आवश्यक कटे हुए बेल जोड़े कैसे बनाएं। यहां, कई कटे हुए बेल जोड़े पैरामीट्रिज्ड क्वांटम सर्किट द्वारा इंजीनियर किए जाते हैं, जिसे हम एक कटा हुआ बेल जोड़ी कारखाना (चित्र 1b, c) कहते हैं। एक ही समय में कई जोड़े काटना कम सैंपलिंग ओवरहेड की आवश्यकता होती है। चूंकि कटा हुआ बेल जोड़ी कारखाना दो अलग-अलग क्वांटम सर्किट बनाता है, हम प्रत्येक उप-सर्किट को उन क्यूबिट्स के पास रखते हैं जिनमें लंबी दूरी के गेट होते हैं। परिणामी संसाधन तब एक टेलीपोर्टेशन सर्किट में उपभोग किया जाता है। उदाहरण के लिए, चित्र 1b में, कटे हुए बेल जोड़े का उपयोग क्यूबिट जोड़े (0, 1) और (2, 3) पर CNOT गेट बनाने के लिए किया जाता है (धारा 'कटे हुए बेल जोड़ी कारखाने' देखें)। , आईबीएम क्वांटम सिस्टम टू आर्किटेक्चर का चित्रण। यहां, दो 127 क्यूबिट ईगल QPUs को वास्तविक-समय शास्त्रीय लिंक से जोड़ा गया है। प्रत्येक QPU को उसके रैक में उसके इलेक्ट्रॉनिक्स द्वारा नियंत्रित किया जाता है। हम दोनों QPUs को एक के रूप में संचालित करने के लिए दोनों रैक को कसकर सिंक्रनाइज़ करते हैं। , टेलीपोर्टेशन सर्किट में कटे हुए बेल जोड़े का उपभोग करके LOCC के साथ क्यूबिट जोड़े ( 0, 1) और ( 2, 3) पर वर्चुअल CNOT गेट्स को लागू करने के लिए टेम्प्लेट क्वांटम सर्किट। बैंगनी दोहरी रेखाएं वास्तविक-समय शास्त्रीय लिंक के अनुरूप हैं। , दो एक साथ कटे हुए बेल जोड़ों के लिए कटे हुए बेल जोड़ी कारखाने 2( )। QPD में कुल 27 विभिन्न पैरामीटर सेट हैं। यहां, । ए बी q q q q सी C θ i θ i आवधिक सीमा की स्थिति हम ibm_kyiv, एक ईगल प्रोसेसर पर आवधिक सीमा की स्थिति के साथ एक ग्राफ स्थिति | ⟩ का निर्माण करते हैं, जो इसकी भौतिक कनेक्टिविटी द्वारा लगाई गई सीमाओं से परे है (धारा 'ग्राफ राज्य' देखें)। यहां, में ∣ ∣ = 103 नोड्स हैं और चार लंबी दूरी के किनारों lr = {(1, 95), (2, 98), (6, 102), (7, 97)} की आवश्यकता होती है, जो ईगल प्रोसेसर के शीर्ष और नीचे क्यूबिट्स के बीच हैं (चित्र 2a)। हम नोड स्टेबलाइजर्स को प्रत्येक नोड ∈ पर और प्रत्येक किनारे ( , ) ∈ पर उत्पाद से बने किनारे स्टेबलाइजर्स को मापते हैं। इन स्टेबलाइजर्स से, हम एक उलझाव गवाह , जिसका निर्माण करते हैं, जो किनारे ( , ) ∈ पर द्विपक्षीय उलझाव होने पर ऋणात्मक होता है (धारा 'उलझाव गवाह' देखें)। हम द्विपक्षीय उलझाव पर ध्यान केंद्रित करते हैं क्योंकि यही वह संसाधन है जिसे हम वर्चुअल गेट्स से फिर से बनाना चाहते हैं। दो से अधिक पक्षों के बीच उलझाव के गवाहों को मापने से केवल गैर-वर्चुअल गेट्स और मापन की गुणवत्ता मापी जाएगी, जिससे वर्चुअल गेट्स का प्रभाव कम स्पष्ट होगा। G G V E Si i V i j E SiSj i j E , हेवी-हेक्सागोनल ग्राफ को किनारों (1, 95), (2, 98), (6, 102) और (7, 97) द्वारा स्वयं पर एक ट्यूबलर रूप में मोड़ा गया है, जिसे नीले रंग में हाइलाइट किया गया है। हम इन किनारों को काटते हैं। , नोड स्टेबलाइजर्स (ऊपर) और गवाह , (नीचे), नोड्स और किनारों के लिए 1 मानक विचलन के साथ कटे हुए किनारों के करीब। लंबवत धराशायी रेखाएं स्टेबलाइजर्स और गवाहों को कटे हुए किनारों से उनकी दूरी के अनुसार समूहित करती हैं। , स्टेबलाइजर त्रुटियों का संचयी वितरण फ़ंक्शन। तारे नोड स्टेबलाइजर्स को इंगित करते हैं जिनमें एक किनारा लंबी दूरी के गेट द्वारा लागू किया जाता है। गिराए गए किनारे बेंचमार्क (डैश-डॉटेड लाल रेखा) में, लंबी दूरी के गेट लागू नहीं किए जाते हैं और तारे-संकेतित स्टेबलाइजर्स में इस प्रकार इकाई त्रुटि होती है। ग्रे क्षेत्र नोड स्टेबलाइजर्स की संभावना द्रव्यमान है जो कट से प्रभावित होते हैं। – , द्वि-आयामी लेआउट में, हरे नोड्स 95, 98, 102 और 97 को कटे हुए किनारों को दिखाने के लिए डुप्लिकेट करते हैं। में नीले नोड कटे हुए बेल जोड़े बनाने के लिए क्यूबिट संसाधन हैं। नोड का रंग मापा गया स्टेबलाइजर ∣ − 1∣ की निरपेक्ष त्रुटि है, जैसा कि रंग बार द्वारा इंगित किया गया है। एक किनारा काला है यदि उलझाव आंकड़े 99% आत्मविश्वास स्तर पर पाए जाते हैं और बैंगनी यदि नहीं। में, लंबी दूरी के गेट SWAP गेट्स का उपयोग करके लागू किए जाते हैं। में, वही गेट LOCC का उपयोग करके लागू किए जाते हैं। में, उन्हें बिल्कुल भी लागू नहीं किया जाता है। ए बी Sj सी Sj डी एफ ई i Si डी ई एफ हम | ⟩ को तीन अलग-अलग तरीकों से तैयार करते हैं। हार्डवेयर-नेटिव एज हमेशा CNOT गेट्स से लागू होते हैं लेकिन आवधिक सीमा की स्थिति (1) SWAP गेट्स, (2) LOCC और (3) LO का उपयोग करके पूरे जाली में क्यूबिट्स को जोड़ने के लिए लागू की जाती है। LOCC और LO के बीच मुख्य अंतर फीड-फॉरवर्ड ऑपरेशन है जिसमें एकल-क्यूबिट गेट्स 2 मापन परिणामों पर निर्भर करते हैं, जहां कट की संख्या है। 22 मामलों में से प्रत्येक एक अद्वितीय संयोजन और/या गेटों को उपयुक्त क्यूबिट्स पर ट्रिगर करता है। माप परिणामों का अधिग्रहण, संबंधित मामले का निर्धारण और उसके आधार पर कार्य करना नियंत्रण हार्डवेयर द्वारा वास्तविक समय में किया जाता है, जिसमें एक निश्चित अतिरिक्त विलंबता की लागत आती है। हम जीरो-नॉइज़ एक्सट्रापोलेशन और स्टैगर्ड डायनेमिकल डिकॉन्गेस्टशन (धारा 'त्रुटि-शमनशील क्वांटम सर्किट स्विच निर्देश' देखें) के साथ इस विलंबता से उत्पन्न होने वाली त्रुटियों को कम और दबाते हैं। G n n n X Z हम | ⟩ के SWAP, LOCC और LO कार्यान्वयन का बेंचमार्क करते हैं, जिसमें लंबी दूरी के किनारों lr को बनाने के लिए 262 अतिरिक्त CNOT गेट्स की आवश्यकता होती है, जो कि गिराए गए किनारे वाले ग्राफ राज्य ′ = ( , ′) के साथ एक हार्डवेयर-नेटिव ग्राफ राज्य पर बेंचमार्क करते हैं, जो लंबी दूरी के गेट्स को हटाकर प्राप्त किया जाता है, यानी ′ = − lr। ′⟩ तैयार करने वाला सर्किट इस प्रकार केवल 112 CNOT गेट्स की आवश्यकता होती है जो ईगल प्रोसेसर की हेवी-हेक्सागोनल टोपोलॉजी का पालन करते हुए तीन परतों में व्यवस्थित होते हैं। यह सर्किट उन नोड्स पर नोड और एज स्टेबलाइजर्स को मापने पर बड़ी त्रुटियों की रिपोर्ट करेगा जो एक कटे हुए गेट पर हैं क्योंकि यह ′⟩ को लागू करने के लिए डिज़ाइन किया गया है। हम इस हार्डवेयर-नेटिव बेंचमार्क को ड्रॉपेड एज बेंचमार्क कहते हैं। SWAP-आधारित सर्किट के लिए 262 अतिरिक्त CNOT गेट्स की आवश्यकता होती है। इसके विपरीत, lr में किनारों के LOCC और LO कार्यान्वयन के लिए SWAP गेट्स की आवश्यकता नहीं होती है। कटे हुए गेट में शामिल नहीं होने वाले नोड्स के लिए उनके नोड और एज स्टेबलाइजर्स की त्रुटियां ड्रॉपेड एज बेंचमार्क का बारीकी से पालन करती हैं। इसके विपरीत, एक वर्चुअल गेट से जुड़े स्टेबलाइजर्स में ड्रॉपेड एज बेंचमार्क और स्वैप कार्यान्वयन की तुलना में कम त्रुटि होती है। एक समग्र गुणवत्ता मीट्रिक के रूप में, हम पहले नोड स्टेबलाइजर्स पर निरपेक्ष त्रुटियों का योग रिपोर्ट करते हैं, यानी, ∑ ∈ ∣ − 1∣ (विस्तारित डेटा तालिका 1)। बड़े SWAP ओवरहेड 44.3 निरपेक्ष त्रुटि योग के लिए जिम्मेदार है। ड्रॉपेड एज बेंचमार्क पर 13.1 त्रुटि चार कटों पर आठ नोड्स पर हावी है (चित्र 2c, स्टार मार्कर)। इसके विपरीत, LOCC और LO त्रुटियां MCMs से प्रभावित होती हैं। हम LOCC के LO पर 1.9 अतिरिक्त त्रुटि को टेलीपोर्टेशन सर्किट और कटे हुए बेल जोड़े में विलंब और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। SWAP-आधारित परिणामों में, 99% आत्मविश्वास स्तर पर 116 किनारों में से 35 पर उलझाव का पता नहीं लगाता है (चित्र 2b, d)। LO और LOCC कार्यान्वयन के लिए, 99% आत्मविश्वास स्तर पर में सभी किनारों पर उलझाव के आंकड़ों को देखता है (चित्र 2e)। ये मेट्रिक्स दिखाते हैं कि वर्चुअल लंबी दूरी के गेट्स SWAPs में उनके विघटन की तुलना में छोटे त्रुटियों वाले स्टेबलाइजर्स उत्पन्न करते हैं। इसके अलावा, वे उलझाव के आंकड़ों को सत्यापित करने के लिए पर्याप्त रूप से कम विचरण रखते हैं। G E G V E E E E G G E i V Si G दो QPU को एक के रूप में संचालित करना अब हम 127 क्यूबिट्स के दो ईगल QPUs को वास्तविक-समय शास्त्रीय कनेक्शन के माध्यम से एक एकल QPU में जोड़ते हैं। उपकरणों को एक एकल, बड़े प्रोसेसर के रूप में संचालित करने में एक साथ चलने वाले क्वांटम सर्किट का निष्पादन शामिल है। एकीकृत QPU पर एक साथ चलने वाले यूनिटरी गेट्स और मापन के अलावा, हम दोनों उपकरणों पर कार्य करने वाले गेट्स को निष्पादित करने के लिए गतिशील सर्किट का उपयोग करते हैं। यह माप परिणामों को एकत्र करने और पूरे सिस्टम में नियंत्रण प्रवाह निर्धारित करने के लिए आवश्यक भौतिक रूप से अलग-अलग उपकरणों के बीच एक कसकर सिंक्रनाइज़ेशन और तेज शास्त्रीय संचार द्वारा सक्षम है। हम दो ईगल प्रोसेसर को जोड़कर 134 क्यूबिट्स पर एक ग्राफ स्थिति को इंजीनियर करके इस वास्तविक-समय शास्त्रीय कनेक्शन का परीक्षण करते हैं, जो हेवी-हेक्सागोनल रिंगों से बने होते हैं जो दोनों QPUs से गुजरते हैं (चित्र 3)। इन रिंगों को दो-स्तरीय सिस्टम और रीडआउट मुद्दों से प्रभावित क्यूबिट्स को छोड़कर चुना गया था ताकि एक उच्च-गुणवत्ता वाली ग्राफ स्थिति सुनिश्चित हो सके। यह ग्राफ तीन आयामों में एक रिंग बनाता है और चार लंबी दूरी के गेट्स की आवश्यकता होती है जिन्हें हम LO और LOCC के साथ लागू करते हैं। पहले की तरह, LOCC प्रोटोकॉल को कटे हुए गेट प्रति दो अतिरिक्त क्यूबिट्स की आवश्यकता होती है। पिछले अनुभाग की तरह, हम दोनों QPUs को पार करने वाले किनारों को लागू नहीं करने वाले ग्राफ के लिए अपने परिणामों का बेंचमार्क करते हैं। चूंकि दो उपकरणों के बीच कोई क्वांटम लिंक नहीं है, इसलिए SWAP गेट्स के साथ एक बेंचमार्क असंभव है। जब हम LO और LOCC को 99% आत्मविश्वास स्तर पर लागू करते हैं तो सभी किनारों में द्विपक्षीय उलझाव के आंकड़े प्रदर्शित होते हैं। इसके अलावा, LO और LOCC स्टेबलाइजर्स में एक लंबी दूरी के गेट से अप्रभावित नोड्स के लिए छोड़े गए किनारे बेंचमार्क के समान गुणवत्ता होती है (चित्र 3c)। लंबी दूरी के गेट्स से प्रभावित स्टेबलाइजर्स में छोड़े गए किनारे बेंचमार्क की तुलना में त्रुटि में बड़ी कमी आती है। नोड स्टेबलाइजर्स पर निरपेक्ष त्रुटियों का योग ∑ ∈ ∣ − 1∣ छोड़े गए किनारे बेंचमार्क, LOCC और LO के लिए क्रमशः 21.0, 19.2 और 12.6 है। पहले की तरह, हम LOCC के LO पर 6.6 अतिरिक्त त्रुटियों को टेलीपोर्टेशन सर्किट और कटे हुए बेल जोड़े में विलंब और CNOT गेट्स के लिए जिम्मेदार ठहराते हैं। LOCC परिणाम एक गतिशील क्वांटम सर्किट को प्रदर्शित करते हैं जिसमें दो उप-सर्किट एक वास्तविक-समय शास्त्रीय लिंक से जुड़े होते हैं जिन्हें दो अलग-अलग QPUs पर निष्पादित किया जा सकता है। LO परिणाम 127 क्यूबिट्स वाले एकल डिवाइस पर अतिरिक्त रन-टाइम कारक की लागत पर प्राप्त किए जा सकते हैं, क्योंकि उप-सर्किट को क्रमिक रूप से चलाया जा सकता है। i V Si , तीन आयामों में आवधिक सीमाओं वाला ग्राफ स्थिति। नीले किनारे कटे हुए किनारे हैं। , ईगल QPUs के दो के कपलिंग मानचित्र 254 क्यूबिट्स के एकल उपकरण के रूप में संचालित होते हैं। बैंगनी नोड में ग्राफ स्थिति बनाने वाले क्यूबिट्स हैं और नीले नोड कटे हुए बेल जोड़े के लिए उपयोग किए जाते हैं। , , LOCC (ठोस हरा) और LO (ठोस नारंगी) के साथ लागू किए गए स्टेबलाइजर्स ( ) और किनारे गवाहों ( ) पर पूर्ण त्रुटि और छोड़े गए किनारे बेंचमार्क (डॉटेड-डैश लाल) पर में ग्राफ स्थिति के लिए। और में, तारे स्टेबलाइजर्स और किनारे गवाहों को दिखाते हैं जो कट से प्रभावित होते हैं। और में, ग्रे क्षेत्र क्रमशः नोड स्टेबलाइजर्स और किनारे गवाहों की संभावना द्रव्यमान है, जो कट से प्रभावित होते हैं। और में, हम देखते हैं कि LO कार्यान्वयन छोड़े गए किनारे बेंचमार्क से बेहतर प्रदर्शन करता है, जिसे हम बेहतर डिवाइस स्थितियों के लिए जिम्मेदार ठहराते हैं क्योंकि यह डेटा बेंचमार्क और LOCC डेटा से एक अलग दिन लिया गया था। ए बी ए सी डी सी डी ए सी डी सी डी सी डी चर्चा और निष्कर्ष हम LO और LOCC के साथ लंबी दूरी के गेट्स को लागू करते हैं। इन गेट्स के साथ, हम 103-नोड समतल जाली पर आवधिक सीमा की स्थिति इंजीनियर करते हैं और 134 क्यूबिट्स पर एक ग्राफ स्थिति बनाने के लिए वास्तविक समय में दो ईगल प्रोसेसर को जोड़ते हैं, जो एक एकल चिप की क्षमताओं से परे है। यहां, हमने गतिशील सर्किट के स्केलेबल गुणों को उजागर करने के लिए एक आवेदन के रूप में ग्राफ राज्यों को लागू करना चुना। हमारे कटे हुए बेल जोड़ी कारखाने रेफ. में प्रस्तुत LOCC योजना को सक्षम करते हैं। LO और LOCC दोनों प्रोटोकॉल उच्च-गुणवत्ता वाले परिणाम प्रदान करते हैं जो हार्डवेयर-नेटिव बेंचमार्क से बारीकी से मेल खाते हैं। सर्किट कटिंग मापे गए अवलोकनों के विचरण को बढ़ाती है। हम दोनों LO और LOCC योजनाओं में विचरण को नियंत्रण में रख सकते हैं जैसा कि गवाहों पर सांख्यिकीय परीक्षणों द्वारा इंगित किया गया है। मापे गए विचरण की एक विस्तृत चर्चा सप्लीमेंट्री इंफॉर्मेशन [cite: Supplementary Information] में पाई जाती है। QPD से विचरण वृद्धि वह कारण है कि अनुसंधान अब सैंपलिंग ओवरहेड को कम करने पर केंद्रित है। हाल ही में यह दिखाया गया है कि समानांतर में कई दो-क्यूबिट गेट्स को काटना LOCC के समान सैंपलिंग ओवरहेड के साथ इष्टतम LO QPDs में परिणत होता है, लेकिन एक अतिरिक्त सहायक क्यूबिट और संभवतः रीसेट की आवश्यकता होती है। LOCC में, QPD केवल बेल जोड़े को काटने के लिए आवश्यक है। इस महंगे QPD को कई चिप्स में उलझाव वितरित करके हटाया जा सकता है, यानी, कोई शॉट ओवरहेड नहीं। निकट से मध्यम अवधि में, यह पारंपरिक केबलों पर माइक्रोवेव शासन में गेट्स संचालित करके किया जा सकता है, या, लंबी अवधि में, एक ऑप्टिकल-टू-माइक्रोवेव ट्रांसडक्शन के साथ। उलझाव वितरण आमतौर पर शोरगुल वाला होता है और गैर-अधिकतम उलझे हुए राज्यों के परिणामस्वरूप हो सकता है। हालांकि, गेट टेलीपोर्टेशन के लिए एक अधिकतम उलझे हुए संसाधन की आवश्यकता होती है। फिर भी, गैर-अधिकतम उलझे हुए राज्य QPD की सैंपलिंग लागत को कम कर सकते हैं और गैर-अधिकतम उलझे हुए राज्यों की कई प्रतियां टेलीपोर्टेशन के लिए एक शुद्ध स्थिति में आसवित की जा सकती हैं, या तो क्वांटम सर्किट के निष्पादन के दौरान या संभवतः लगातार शॉट के बीच देरी के दौरान, जो रीसेट के लिए 250 माइक्रोसेकंड तक हो सकती है। इन सेटिंग्स के साथ संयुक्त, हमारे त्रुटि-शमनशील और दमित गतिशील सर्किट सैंपलिंग ओवरहेड के बिना एक मॉड्यूलर क्वांटम कंप्यूटिंग आर्किटेक्चर को सक्षम करेंगे। एक अनुप्रयोग सेटिंग में, सर्किट कटिंग हैमिल्टनियन सिमुलेशन को लाभ पहुंचा सकती है। यहां, सर्किट कटिंग की लागत कटी हुई बॉन्ड की ताकत के संबंध में घातीय है, जो विकास समय के साथ बढ़ जाती है। इसलिए, यह लागत कमजोर बॉन्ड और/या छोटी विकास समय के लिए उचित हो सकती है। इसके अलावा, रेफ. में प्रस्तुत LO योजना में एक हैडमार्ड परीक्षण में सहायक क्यूबिट्स की आवश्यकता होती है, जिसे एक डायनेमिक सर्किट की आवश्यकता होगी यदि वही बॉन्ड एक ट्रॉटराइज़्ड टाइम विकास में कई बार काटा जाता है। सर्किट कटिंग को तारों और गेट्स दोनों पर लागू किया जा सकता है। परिणामी क्वांटम सर्किट की एक समान संरचना होती है जिससे हमारा दृष्टिकोण दोनों मामलों पर लागू होता है। हमारा वास्तविक-समय शास्त्रीय लिंक लंबी दूरी के गेट्स को लागू करता है और अलग-अलग क्वांटम प्रोसेसर को शास्त्रीय रूप से जोड़ता है। हमारे द्वारा प्रस्तुत कटे हुए बेल जोड़े का हमारे काम से परे मूल्य है। उदाहरण के लिए, ये जोड़े माप-आधारित क्वांटम कंप्यूटिंग में सर्किट काटने के लिए सीधे उपयोग योग्य हैं, जो गतिशील सर्किट पर निर्भर करता है। यह LO के साथ भी प्राप्त किया जा सकता है; परिणाम गतिशील सर्किट के साथ हमारे समान एक निष्पादन सेटिंग होगी। इसके अलावा, स्टैगर्ड डायनेमिकल डिकॉन्गेस्टशन का जीरो-नॉइज़ एक्सट्रापोलेशन के साथ संयोजन फीड-फॉरवर्ड संचालन की लंबी देरी को कम करता है, जो गतिशील सर्किट के उच्च-गुणवत्ता कार्यान्वयन को सक्षम बनाता है। हमारा काम शोर स्रोतों, जैसे विलंबता के दौरान होने वाले क्रॉस-टॉक, पर प्रकाश डालता है, जिन पर वितरित सुपरकंडक्टिंग क्वांटम कंप्यूटर के लिए एक ट्रांसपाइलर को विचार करना चाहिए। संक्षेप में, हम प्रदर्शित करते हैं कि हम वास्तविक-समय शास्त्रीय लिंक द्वारा सक्षम त्रुटि-शमनशील गतिशील सर्किट के साथ कई क्वांटम प्रोसेसर को एक के रूप में उपयोग कर सकते हैं। ZZ तरीके सर्किट कटिंग एक क्वांटम सर्किट में गेट्स क्वांटम चैनल होते हैं जो घनत्व मैट्रिक्स पर कार्य करते हैं। एक एकल क्वांटम चैनल को क्वांटम चैनलों के योग के रूप में व्यक्त करके काटा जाता है, जिसके परिणामस्वरूप QPD होता है ρ चैनल को से लागू करना आसान है और LO या LOCC (चित्र 1) से निर्मित होते हैं। चूंकि कुछ गुणांक ऋणात्मक हैं, हम एक मान्य संभाव्यता वितरण को संभावनाओं के साथ पुनर्प्राप्त करने के लिए = ∑ ∣ ∣ और = ∣ ∣/ पेश करते हैं। यहां, को QPD से एक सच्चे संभाव्यता वितरण से विचलन की मात्रा के रूप में देखा जा सकता है और इस प्रकार QPD को लागू करने के लिए भुगतान की जाने वाली लागत है। QPD के बिना एक अवलोकन का अनुमान लगता है। हालांकि, इस QPD का उपयोग करते समय, हम के एक निष्पक्ष मोंटे कार्लो अनुमानक का निर्माण करते हैं ai Pi γ i ai Pi ai γ γ O QPD अनुमानक ⟨ ⟩QPD का विचरण गैर-कटे अनुमानक ⟨ ⟩ (रेफ.) के विचरण से 2 गुना बड़ा होता है। जब > 1 समान चैनलों को काटा जाता है, तो हम प्रत्येक व्यक्तिगत चैनल के QPDs के उत्पाद को लेकर एक अनुमानक बना सकते हैं, जिसके परिणामस्वरूप 2 पुनर्समायोजन कारक होता है। विचरण में यह घातीय वृद्धि मापे गए शॉट्स की संख्या में इसी वृद्धि से पूरी होती है। इसलिए, 2 को सैंपलिंग ओवरहेड कहा जाता है और यह इंगित करता है कि सर्किट कटिंग को संयम से इस्तेमाल किया जाना चाहिए। LO और LOCC क्वांटम चैनलों और उनके गुणांक का विवरण क्रमशः धारा 'वर्चुअल गेट्स LO के साथ लागू' और 'वर्चुअल गेट्स LOCC के साथ लागू' में प्रदान किया गया है। O O γ n γ n γ n ai वर्चुअल गेट्स LO के साथ लागू यहां, हम LO के साथ वर्चुअल CZ गेट्स को लागू करने के तरीके पर चर्चा करते हैं। हम रेफ. का अनुसरण करते हैं और, इसलिए, प्रत्येक कटे हुए CZ गेट को स्थानीय संचालन और 6 अलग-अलग सर्किट के योग में विघटित करते हैं, जो द्वारा परिभाषित होते हैं जहां वर्चुअल Z रोटेशन हैं। CZ के सामने 2 का कारक पठनीयता के लिए है। छह सर्किटों में से प्रत्येक को 1/6 संभाव्यता (विस्तारित डेटा चित्र 1) द्वारा भारित किया जाता है। ( + )/2 और ( - )/2 ऑपरेशन क्रमशः |0⟩ ⟨0| और |1⟩ ⟨1| के प्रक्षेपक के अनुरूप होते हैं। वे MCMs और शास्त्रीय पोस्ट-प्रोसेसिंग द्वारा लागू किए जाते हैं। अधिक विशेष रूप से, LO QPD के साथ एक अवलोकन ⟨ ⟩ = ∑ ⟨ ⟩ के अपेक्षा मान की गणना करते समय, हम MCM के परिणाम I Z I Z O iai O i
